摘? 要: 介紹了MPC8260處理器(PowerPC系列)的基本特點,以及一種基于MPC8260、具備高度可擴展性的PPMC硬件實現和軟件標準初始化流程。?

　　關鍵詞: 嵌入式系統" title="嵌入式系統">嵌入式系統? PPMC? PowerPC? MPC8260? PCI?

?

　　伴隨網絡時代的來臨,帶寬急劇增長,而新業務要求嵌入式系統具備很強的處理能力,配備高帶寬的外圍總線。PCI(Peripheral Component Interconnect, 外圍部件互連)總線以其優越的性能, 成為高端嵌入式系統首選總線。以往嵌入式系統式樣眾多,硬件模塊可重用度低、可互替性差,硬件平臺的繁雜使得加載RTOS(實時操作系統)沒有規則性可言,極大地延長了研發周期。?

　　鑒于以往嵌入式系統的缺點,結合高端嵌入式系統的新要求,VSO(VITA Standard Organization)在IEEE制定的P1386.1標準上,提出了PPMC(Processor PCI Mezzanine Card)概念,目的是確保各個廠家不同的CPU對外擁有相同的PCI接口。它對PPMC插座接口的電氣特性、引腳信號、PPMC和其Carrier Board的連接以及PPMC的尺寸作了嚴格規定,力求在高端嵌入式系統中促進系統模塊化。?

　　本文介紹了一種以MPC8260處理器為基礎的PPMC實現,構建了一個微型計算機系統。該系統完全符合VSO對PPMC的要求,在嵌入式PCI系統中可以即插即用,并可應用于CompactPCI系統中。該PPMC系統處理能力優異(內核最高處理能力可達350MIPS),帶有多種通訊協議" title="通訊協議">通訊協議處理接口,符合多種RTOS(pSOS、VxWorks等)對其運行平臺的要求,且在硬件上滿足RTOS的兩種主要調試手段(串口" title="串口">串口調試和以太網調試),應用開發相當容易。此外,該系統具備高度的現場可擴展性,通過簡單的軟件配置,可以方便地提供多種通訊協議的前端處理接口。?

1 MPC8260處理器簡介?

　　PowerPC芯片是由Motorola、Apple、IBM三家公司聯合研制的一種RISC處理器,具備超強處理能力,廣泛出現在處理器的高端應用場合。Motorola公司考慮到電信和網絡市場的特點,在PowerPC芯片的基礎上,推出了專為嵌入式系統設計的MPC8260芯片。該芯片內嵌" title="內嵌">內嵌一個PowerPC 603e內核,有著與PowerPC完全相同的指令集合,并且集成了若干通訊協議處理單元,是目前最先進的專為電信和網絡市場設計的微處理器。MPC8260芯片的功能框圖以及外部引腳示意如圖1所示。?

?

?

　　由圖1可知,MPC8260主要包括三部分。第一部分是高性能的PowerPC 603e內核,體系結構與其它PowerPC芯片相同,運行頻率為100～266MHz。?

　　第二部分是總線接口。在兼容MPC860局部總線的基礎上,MPC8260另外提供了高性能的PowerPC 60x總線。該總線是一種標準總線,32位地址線,64位數據線,支持多PowerPC芯片互連。可以通過簡單的寄存器配置來決定采用哪種總線。本系統選用60x總線,總線工作頻率為66MHz。?

　　第三部分是通信處理模塊CPM(Communication Processor Module)。該模塊是MPC8260相對其它處理器的最大優勢所在,除了帶有一個增強的32位RISC專用通信控制器外,模塊中還內嵌有3個FCC(Fast Communication Controller)、2個MCC(Multiple Channel Controller)、4個SCC(Serial Channel Controller)、2個SMC(Serial Managements Controller)。所有這些控制器都可以用來處理特定的通訊協議。?

　　MPC8260芯片中包括四組通用I/O" title="I/O">I/O端口:PA、PB、PC、PD。這四組通用I/O端口與CPM有著密切關系。PA、PB、PC包含32個管腳,PD包含28個管腳。各組端口中的每一個管腳都可以通過軟件配置外接不同的信號。例如,管腳PC[2]可以配置為外接以太網MII(Media-Independent Interface)接口的信號,也可配置為外接ATM(Asynchronous transfer mode異步傳輸模式)UTOPIA接口的TXD信號,還可配置為一般的I/O信號。?

　　PA、PB、PC、PD四組通用I/O端口的靈活配置,結合內部SCC、FCC、SMC的可配置性,使得CPM的功能得以倍增。CPM模塊利用這四組通用I/O端口完成的通訊協議接口主要如下:?

　　(1)2個ATM? UTOPIA 接口,可用來實現2個155 Mbps ATM SAR。?

　　(2)8個TDM(時分復用線)接口,其中2個TDM接口可以無縫連接到T3/E3,最高可以提供256個全雙工64kbps HDLC通道。 ?

　　(3)3個MII接口,可用來實現3個10/100Mbps自適應以太網接口。?

　　(4)4個RS-232串口。?

　　由此可知,MPC8260內嵌了多種通訊處理模塊,可以方便地為用戶提供一個全新的系統解決方案來建立高端嵌入式系統。?

2 基于MPC8260的PPMC系統?

　　圖2為基于MPC8260的PPMC系統模塊框圖。?

?

?

　　注:篇幅所限,VSO在IEEE標準上專門為PPMC定義的標準插座沒有畫出來,而圖2中,除了連接到兩個RJ45插座的信號外,其它黑色粗體箭頭代表的信號都必須連到該插座上去。請參閱VSO相關手冊。?

　　各子模塊的解釋如下:?

　　(1)10/100Mbps以太網子模塊接口和RS-232串口子模塊。兩者的實現都利用了MPC8260的通用I/O管腳。以太網子模塊還包括外接的以太網PHY和以太網變壓器。PHY選用LevelOne 公司的970系列芯片。變壓器選用Pulse H1081。以太網MII接口管腳分布如表1所示。?

?

?

　　RS-232串口子模塊包含一個電平轉換器MAX3221。此外,相對一般的9線RS-232接口而言,本系統中無論是數據接收還是發送,MPC8260總是處于準備好的狀態。因而RS-232使用5線接口就可以,串口管腳分布如表2所示。?

?

?

　　(2)時鐘和復位子模塊為系統提供時鐘信號和復位信號。時鐘子模塊核心部件為高穩定性66MHz石英晶振。該晶振提供系統基準時鐘。考慮到晶振直接帶負載能力有限,時鐘子模塊中還包含1個零延時緩沖器。復位子模塊核心為MAX706芯片,結合后面提到的EPLD,可為系統各器件提供上電復位、硬復位、軟復位等各種復位信號。?

　　(3)Power? Span子模塊為PPMC系統提供對外PCI接口,PCI總線工作在33MHz。?

　　(4)EPLD子模塊。因為需要實現的控制邏輯較多,采用Altera公司的可編程邏輯芯片EPM9510ARC208-10,可以為SDRAM產生時序信號、讀取接口配置信號、匯總各個中斷信號、匯總復位信號和時鐘信號。?

　　(5)SDRAM子模塊。選用4片現代公司的HY57V653220CT? SDRAM芯片。?

3 硬件實現的要點?

　　就硬件實現而言,有幾點需要注意:?

　　(1)為以太網和串口分配管腳。如果僅僅是配置一個MII接口和一個RS-232接口,有多種實現方案。但必須考慮到系統功能的可擴展性,盡可能多地預留TDM接口和ATM? UTOPIA接口。?

　　(2)PCI橋接和總線仲裁?

　　VSO規定,PPMC系統必須帶有PCI接口。但MPC8260芯片本身不帶PCI接口,因而需要外掛PCI橋接芯片PowerSpan。?

　　PowerSpan是Tundra公司生產的PCI橋接芯片,總線頻率范圍為25～66MHz,支持PCI2.2規范。PowerSpan內部模塊如圖3所示。可以與MPC8260、PowerPC 603e/740/750 等PowerPC系列芯片無縫接合。電氣特性符合VSO PPMC標準。?

?

?

　　實際應用時,PowerPC 60x總線和PCI總線上都掛有多個器件,每個器件都可能需要獲取總線的控制權以便發起總線操作,因此總線控制權的仲裁十分重要。?

　　就PCI總線而言,采用PowerSpan內嵌的PCI總線仲裁器作為整個PCI總線的仲裁器,應該將PPMC卡標準插座上各組應管腳處。 PowerPC 60x總線的情況有點不同,MPC8260芯片和PowerSpan芯片都自帶60x總線仲裁器。從系統的擴展性考慮,采用MPC8260芯片自帶的60x總線仲裁器。因而PowerSpan的PB_BR[1]、PB_BG[1]、PB_DBG[1]等信號必須連到MPC8260芯片對應處。?

　　(3)片選信號和內存分配?

　　MPC8260 60x總線包含32位地址線,可以訪問高達4G字節的內存。MPC8260內嵌有一個內存分類控制器,該分類控制器提供了多個片選信號。在本系統中,地址空間分為6類子空間,如表3所示。?

?

?

　　以64位數據線方式訪問PowerSpan內部寄存器空間,以及通過PowerSpan映射的PCI空間。訪問二者時,不需要片選信號。PowerSpan自行判斷60x地址是否指向自身,決定是否回應。?

　　代表的Bootrom空間有著特殊含義。根據MPC8260的規定,復位時,MPC8260自動讀取Bootrom中的指令運行啟動程序。Bootrom空間是唯一不需要額外配置、MPC8260就可以讀取的子模塊。?

　　相關配置寄存器包括:MPC8260中的BRn、ORn(n=0,1,2)寄存器、IMMR寄存器以及PowerSpan相關設置中的Slave Image和Target Image。?

4 硬件實現的難點?

　　保證外部PCI器件(沒有位于PPMC上)通過PowerSpan高速訪問PPMC系統所帶SDRAM內存,是設計上一大難點。圖4是外掛PCI器件時,內存存取示意圖。?

?

?

　　圖4從左向右為Slave Image方向。MPC8260通過設置PowerSpan的相關Slave Image寄存器,將外部PCI空間映射到60x 空間后,PowerSpan即成為透明橋。MPC8260以60x總線地址訪問外部PCI器件,PowerSpan會自動進行有關轉換工作。?

　　圖4從右向左為Target Image方向。此時外部PCI器件要訪問PPMC上的SDRAM。通過設置PowerSpan Target Image中相關寄存器,將60x總線地址空間的一部分(也就是PPMC上SDRAM對應的60x地址空間中的一段)映射到外部PCI空間上,外部PCI器件就可以以PCI總線地址訪問PPMC所帶SDRAM,PowerSpan自動進行有關轉換工作。?

　　由此可知,MPC8260和PowerSpan都可成為60x總線的Master,都會訪問SDRAM。從效率考慮,必須允許二者可以猝發存取SDRAM。?

　　與讀寫ROM不同,讀寫SDRAM的時序關系很復雜,要考慮到多種因素,如SDRAM的刷新問題。遺憾的是,就60x總線信號的時序而言,無法直接與SDRAM連接。特別是對PowerSpan,沒有內嵌任何內存控制器,即使MPC8260提供了一些輔助控制信號,也無法直接連接,因而外部須提供邏輯轉換。就本PPMC系統而言,必須在EPLD內實現一個SDRAM控制器,這就是圖4中引入EPLD的原因。?

　　該控制器采用Verilog HDL實現,可為SDRAM提供一系列符合時序的控制信號。控制器就其本質而言,是一個狀態機。隨著外部60x總線輸入信號的變化,該狀態機在一系列不同狀態之間轉換,同時輸出SDRAM控制信號,以及60x總線的回應信號。例如就讀數據而言,隱去刷新等狀態,狀態機如圖5所示。?

?

?

　　圖6是在觸發方式下,2-beat 讀取數據時,內存控制器產生的控制信號。此時,Page Closed、CAS latency 為3個時鐘周期,Activate to Read interval為2個時鐘周期。為控制器輸出的行地址選擇信號,為列地址選擇信號,為字節選擇信號。?

?

?

5 初始化軟件流程?

　　本PPMC的初始化流程有著與RTOS中標準BSP(Board Support Package)要求相同的次序,程序流程如圖7所示。

?

?

　　系統初始啟動時,MPC8260自動讀取Bootrom中的指令。Bootrom中最初一段程序采用PowerPC匯編語言編寫,該部分程序必須對系統進行基本的初始化工作。其中最重要的是初始化那些與SDRAM有關的寄存器,以便可以盡快使用SDRAM,從而在其后可以使用C語言編寫的程序進行后繼初始化工作。?

　　本文構建了一個符合VSO和IEEE標準的PPMC系統,可以為嵌入式系統(特別是通訊用嵌入式系統)提供一個功能強大、高度模塊化、具備高度可擴展性的微型計算機系統。?

參考文獻?

1 IEEE P1368 標準?

2 VSO PPMC? 標準?

3 Motorola Inc. MPC8260 User＇s Manual?

4 Tundra Inc. PowerSpan User＇s Manual?

5 Altera Inc. MAX9000? User＇s Manual?