摘要：為提高無線通信系統的通信質量與效率，提出一種基于DSP自適應數字預失真技術的系統設計。采用TI公司的低功耗、高性能數字信號處理器TMS320VC5502，有效提高了信號處理速度，減少了回路延時。根據信號的幅度，數控震減器工作在不同的控制模式，以滿足不同系統輸出功率的要求。結果表明，該系統能有效改善功率放大器的線性度，并將功放的鄰道功率比(ACPR)降低了10 dB左右。
關鍵詞：射頻功率放大器；數字預失真；線性度；鄰通道功率比

0 引言
    射頻功率放大器作為無線通信系統中最主要的非線性器件，具有幅度／幅度和幅度／相位失真的缺點，這種非線性產生的失真嚴重影響通信的質量。另外，隨著無線通信技術的迅猛發展，如WCDMA，OFDM等，都要求功放具有很高的線性度。改善射頻功率放大器線性度的線性化技術有很多，數字基帶預失真技術是其中性價比最高的一種。目前，數字預失真技術已在軟件仿真方面取得了長足進步，但在硬件上還存在著很大的不足，即硬件環境很難完全在仿真中得到體現。因此，本文提出了基于數字預失真技術的射頻功率放大器線性化系統的硬件設計方案，并對該方案進行了具體設計。

1 系統的整體設計
1．1 數字預失真的基本原理
    數字預失真就是對輸入的基帶信號做一個與功率放大器特性互逆的非線性處理單元，從而達到提高功率放大器線性度的目的，其基本原理如圖1所示。

1．2 系統整體結構與功能
    該數字預失真系統硬件設計主要包括3部分：數字基帶信號處理、本振源設計以及功率放大器的數字控制功率輸出，如圖2所示。

    圖2虛線部分在DSP(TI公司的TMS320VC5502)內實現，它包括信源調制、成型濾波和自適應數字預失真等軟體設計。另外，DSP通過GPIO控制其余2部分：本振頻率的輸出以及數控衰減器控制功率的輸出，達到交互的目的。下面將具體介紹該硬件系統設計。

2 硬件系統設計
2．1 DSP處理器基本外圍電路設計
    TMS320VC5502是TI公司的一款高性能、低功耗的定點運算DSP處理器。它具有300 MHz雙MAC的強大性能，能夠實現高速、大容量的數字信號處理。數字預失真是在基帶里做大量的數字信號處理，TMS320VC5502正好可以滿足系統設計的要求。
    DSP最小系統是DSP正常工作的最基本系統。本系統中DSP最小系統是以TMS320VC5502為中心，外部還有時鐘、電源、復位、UART串口(與PC進行通信)以及JTAG仿真接口等電路。
2．2 上下變頻設計
    本振電路采取AD公司的ADF4360-4器件。它是一款雙模前置分頻型單環頻率合成器，其主要特點有：該合成器的輸出頻率范圍為1 450～1 750 MHz，且可選擇二分頻(選擇二分頻時，可輸出725～875 MHz的頻率信號)；內部集成有壓控振蕩器；工作電壓為3～3．6 V；合成器的輸出信號功率可編程；可編程雙模前置分頻器的分頻比為8／9，16／17，32／33等。這些特點保證了頻率合成器的輸出頻率精度。ADF4360_4的應用電路如圖3所示。

    正交調制器和正交解調器分別采用AD公司的AD8346與AD8437，它們都具有很高的精度，誤差也較小，在GSM，CDMA，PCS，DCS等數字通信系統中都有較為廣泛的應用例子，具體情況可參考文獻。
2．3 功率控制輸出
    該模塊由數控衰減器和高功率射頻功率放大器組成。功率放大器采用AD公司的ADL5530芯片；數控衰減器采用Tyco Electronics的MAAT-CC0005芯片。該數控衰減器頻率工作范圍為DC～2．O GHz，衰減的最高幅度是31．5 dB，衰減步進是0．5 dB，具有低電壓供電，低功耗等特性，外圍電路簡單，TTL信號驅動，可直接控制功率放大器的輸入功率，其具體應用電路如圖4所示。

3 系統軟件設計
    該系統的軟件設計包括2部分：控制與信號處理設計。控制電路包括對本振輸出頻率的控制和數控衰減器的數字控制，比較簡單。信號處理部分是該系統的核心，圖5為該系統信號處理程序的流程：在圖5中，TMS320VC5502先向ADF4360_4，MAATCC0005寫控制字，然后，輸出信號，經過預失真器和非線性功放放大后，與原先信號相比較，誤差不為0，則做自適應信號處理，更新LUT表，反之，校正成功，程序結束。由此矯正了功率放大器的非線性度。

4 結語
    本文介紹了數字預失真的基本原理，提出了基于數字預失真技術的射頻功率放大器的一種解決方案，并給出了具體的軟硬件設計實現。該設計在折中功率放大器非線性度與效率地基礎上，提高了功率放大器的性能，有效的節約了電能。隨著數字信號處理器的不斷發展，數字預失真技術將會有更為廣闊的應用前景。