摘 要: 提出一種基于DDS和FPGA技術的高動態擴頻仿真信號源的實現方案。采用了DDS技術的芯片AD9854和AD9850,能夠模擬多普勒頻移,實現高動態環境仿真。載波中心頻率變化范圍達到100kHz,變化率1.8kHz/s。
關鍵詞: 擴頻 DDS FPGA 多普勒
擴展頻譜通信(Spread Spectrum Communication)作為一種新型的通信體系,具有抗干擾能力強、截獲率低、碼分多址、信號隱蔽、保密、易于測距等優點,是通信領域的一個重要發展方向。正是由于這些優點,擴頻通信在軍事上受到了極大的重視。為配合高動態擴頻接收機的研究,迫切需要一臺能夠精確模擬高機動目標環境條件下的擴頻信號的信號源。本文提出的基于DDS(Direct Digital Synthesis)和FPGA技術的高動態擴頻仿真信號源不但能夠模擬擴頻信號,而且由于采用了使用DDS技術的頻率合成器AD9854,能夠實現高速的頻率跳變,因此該信號源就能夠比較精確地模擬多普勒效應,實現高動態仿真。
可編程邏輯器件(Programmable Logic Device,PLD)及其應用是20世紀70年代誕生的一門新興技術,PLD具有集成度高、可靠性強、可重復編程等特點。PLD器件包括PROM、GAL、EPLD、ispLSI和FPGA,其中FPGA編程靈活,它的I/O引腳多達幾百條,一片FPGA就可以實現邏輯功能十分復雜的邏輯部件或者一個小型數字系統。本文介紹的系統選用ALTERA公司的FLEX10K系列器件,主要完成提取數據和擴頻調制。
1 高動態擴頻仿真信號源的原理簡介
原理如圖1所示,該信號源從原理上主要分為擴頻調制和載波調制兩部分,而單片機則起到核心控制的作用。單片機AT89C52一共連接了四個外設:可編程I/O接口芯片8155、液晶顯示模塊MGLS-19264、時鐘發生器AD9850和頻率合成器AD9854。
(1)擴頻調制。擴頻調制主要由可編程邏輯器件FPGA來完成。五組PCM碼和八組PN碼分別存在兩塊EPROM中,液晶顯示屏提供給用戶一個友好的界面,提示用戶輸入各種參數。單片機依照用戶從鍵盤輸入的組別產生地址;FPGA根據單片機提供的地址,按照AD9850產生的時鐘,從EPROM中提取數據,并在FPGA內部完成擴頻調制,然后送出數據,進行載波調制。
擴頻調制采用直接序列擴頻調制(DS),輸出的信號波形為:
AD9850使用了先進的直接數字頻率合成技術(DDS),是高速度、高性能的完全數字化的可編程頻率合成器和時鐘發生器。此處AD9850產生了一個5.23264MHz的時鐘信號。
(2)載波調制。載波調制采用二進制相移鍵控(BPSK)。一般的BPSK信號的表達式為:
載波調制選用可編程頻率合成器AD9854。AD9854是采用DDS技術、高度集成化的器件。配合內部兩個高速、高性能的正交數模轉換器和一個比較器來完成數字可編程的I、Q兩路頻率合成功能。AD9854可以完成SINGIE-TONE、FSK、RANPED FSK、CHIRP、BPSK等調制功能。AD9854創新的高速DDS內核提供了48比特的頻率分辨率。AD9854的電路結構允許同時產生兩路正交的高達150MHz的輸出,并且輸出的頻率可以在數字的調整下以每秒100兆個新頻率點的速度跳變。兩個12比特的乘法器可以實現可編程的幅度調制,輸出整形鍵控和精確的正交輸出幅度控制。AD9854的可編程4~20倍參考時鐘倍頻器電路可以用較低頻率的外部參考時鐘而在內部產生一個高達300MHz的時鐘。AD9854工作在并行工作方式下時,有8根數據線、6根地址線與單片機相連。AD9854的頻率控制字FTW=Fout×248/CLKIN。
通過單片機不斷地改變AD9854的頻率轉換字(FTW)來完成對多普勒效應的模擬。對輸出幅度的控制也是通過單片機寫AD9854內部寄存器來完成。
2 高動態仿真的原理和實現方案
多普勒效應是由于信號發射端與接收端之間的相對運動引起的。本文介紹的高動態擴頻仿真信號源模擬的多普勒現象,屬于動點對靜止點之間的情況。
假設動點以速度V面向靜止點運動,電磁波傳播速度為C,發出的信號初始頻率為F,則靜止點接收的頻率為:F’= F×C/(C-V);若動點以速度V背向靜止點方向運動,則有:F’=F×C/(C+V)。設F’=F+Fd,則Fd=F’-F。而對后一種情況
設動點做勻變速運動,即V=at,則有Fd1=t×(F×a/C),Fd2=-t×(F×a/C),設K=F×a/C,于是Fd1=K×t,Fd2=-K×t,K為常數。由F’=F+Fd可知接收到的頻率F’圍繞中心頻率F對時間t呈線性變化。
因此本信號源模擬的多普勒效應頻率變化如圖2所示(圖中0、1、2、3表示一個周期的四種狀態)。
在本文介紹的信號源中,載波頻率圍繞中心頻率10.7MHz做線性變化,線性變化的范圍Y和速率X由用戶從鍵盤輸入。軟件實現的方法是利用單片機的定時中斷,每500微秒計算一次頻率,并轉化為頻率控制字,寫入AD9854。為了提高精度,模擬連續變化,定時的時間越短越好。而單片機內部計算的效率很低,因此為了減少中斷服務程序的計算量,可以在中斷開始之前把一部分需要用到的參數先計算出來:
載波頻率變化的步長: STEP=X×t=X×500μs
一個狀態內的變化總次數:TOTAL COUNT=Y/STEP=Y/(X×t)
步長對應的頻率轉換字:SFTW=STEP×248/REF CLOCK
計算出上述三個參數之后,在中斷服務子程序中只需設置一個計數器COUNT,根據所在的狀態(如圖2所示的0或1,2,3),用中心頻率的頻率轉換字CENTER FTW加上或者減去SFTW×COUNT,再送至AD9854中即可。
當然,也可以將事先計算好的數據存儲起來,再查表,減少中斷響應時間,但是這樣存儲的數據量比較大:以X=2.0Hz/s,Y=40kHz,500μs中斷一次為例,就至少要存儲40M個數據。如果存儲的數據過少,所模擬的變化就不夠連續。因此,前述方案較好。
實際上,在載波變化的同時,偽碼的頻率也應該發生相應的變化,變化的方法也是用單片機定時改變AD9850的頻率控制字,具體的軟件技術同AD9854,此處不再贅述。
3 高動態擴頻仿真信號源的軟件流程
信號源主程序的流程如圖3所示。程序初始化包括對AD9850和AD9854的復位,設置AD9850和AD9854缺省值,設置數據和偽碼的組別初值。液晶顯示共有八個顯示畫面,第二屏至第七屏提示用戶輸入各個參數。需要設定的參數有:數據碼組、偽碼碼組、幀碼容錯數、載波變化范圍、載波變化率、偽碼變化率、輸出幅度衰減方式等。然后單片機同時工作在中斷和查詢方式。如果查詢到‘重新設定’的鍵被按下,就禁止中斷,重新輸入參數,再開中斷模擬新的參數條件下的信號。
4 高動態擴頻仿真信號源的性能指標
·體制: PCM-CDMA-BPSK;
·PCM數據:碼率10.26/5.12kbps可選,幀長32/16Byte可選,幀碼容錯由面板手動加;
·信道編碼: 維特比編碼 K=7, r=1/2;
·擴頻調制:偽碼率:5.23264MHz,偽碼長255/511可選;偽碼類型:GOLD碼,內存八組PN碼;
·BPSK調制: 載波中心頻率10.7MHz;
·動態特性: 載波中心頻率變化范圍±100kHz,變化率≥±1.8kHz/s,偽碼變化范圍≥±300Hz。
DDS技術采用全數字結構,具有極高的頻率分辨率,極短的頻率轉換時間,輸出頻率相對帶寬很寬,具有程控靈活的優點,是傳統的模擬信號產生技術所無可比擬的。
前述的基于DDS和FPGA技術的高動態擴頻仿真信號源設計原理正確,輸出穩定,實用中效果很好。在擴頻通信高速發展的今天,高動態擴頻仿真信號源的應用前景必將非常廣闊。
參考文獻
1 朱近康. 擴展頻譜通信及其應用,合肥:中國科學技術大學出版社,1995.10
2 樊昌信.通信原理. 長沙:國防工業出版社,1995
3 林寶璽,胡志英.多譜勒雷達. 長沙:國防工業出版社,1982.11
4 AD9854 PRELIMINARY TECHNICAL DATA. 1999