《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 設計應用 > 基于FPGA的多路I2C總線設計與實現
NI-LabVIEW 2025
基于FPGA的多路I2C總線設計與實現
來源:電子技術應用2011年第4期
陳志列 (研祥智能科技股份有限公司,廣東 深圳518057)
(研祥智能科技股份有限公司,廣東 深圳518057)
摘要: 介紹了一種基于FPGA的多路I2C總線設計與實現。主要包括系統處理器、局部總線、FPGA邏輯模塊、負載設備幾部分,實現了從處理器局部總線到I2C協議的轉換及其多路擴展,使系統具有多個I2C總線通道,且每一路I2C總線上能掛載多個不同的主設備或從設備。該系統中各路I2C總線相互獨立工作,沒有干擾和影響。
Abstract:
Key words :

摘  要: 介紹了一種基于FPGA的多路I2C總線設計與實現。主要包括系統處理器、局部總線、FPGA邏輯模塊、負載設備幾部分,實現了從處理器局部總線到I2C協議的轉換及其多路擴展,使系統具有多個I2C總線通道,且每一路I2C總線上能掛載多個不同的主設備或從設備。該系統中各路I2C總線相互獨立工作,沒有干擾和影響。
關鍵詞: I2C;可編程邏輯門陣列;狀態機

 I2C(Inter-Integrated Circuit)總線是由Philips公司開發的用于IC器件之間連接的二線制總線,其為雙向、兩線、串行、多主控接口標準,具有總線仲裁機制,非常適合器件之間近距離、非經常性的數據通信。由于其具有接口線少、控制方式簡化、器件封裝形式小、通信速率較高等優點,I2C總線的應用非常廣泛[1]。
    在工業監控系統中需要有多路I2C總線控制器來完成溫度、電壓、濕度等各個方面的監控功能。但是,目前很多系統沒有或者只有很少通道的I2C總線接口,使其應用受到了限制。
    基于上述技術現狀,本文通過現場可編程門陣列FPGA(Field Programmable Gate Array)實現一種多路I2C總線的系統控制設計。
系統硬件設計
    FPGA作為ASIC專用集成電路領域中的一種半定制電路,可以解決定制電路的不足,又克服了原有可編程器件門電路數有限的缺點,具有設計周期短、開發費用低、保密性強、體積小、重量輕、可靠性高等特點[2]。
  本系統主要由系統處理器、局部總線、FPGA邏輯模塊、負載設備幾部分組成。其中系統處理器采用Freescale公司的MPC8245[3]。
    具有多路I2C總線的系統硬件設計框圖如圖1所示。

    處理器利用局部總線,通過地址線、數據線、讀寫信號線和片選信號線與FPGA邏輯模塊進行通信,在FPGA內部完成I2C總線控制器的功能,實現從處理器局部總線到I2C協議的轉換和多路擴展,其中每個I2C總線控制器掛載多個不同的設備,可以是主設備或從設備。
FPGA邏輯模塊設計
    多路I2C總線的系統控制中,FPGA邏輯模塊的設計是核心。該模塊主要由三部分組成:頂層控制模塊、處理器接口模塊、多路I2C總線控制器模塊。模塊化的設計便于移植和軟件重用。其中FPGA芯片采用XILINX公司的SPARTAN3A系列的芯片,開發平臺為ISE10.1。
頂層控制模塊
    頂層控制模塊主要實現處理器接口模塊與多路I2C總線控制器模塊之間的連接與通信,實現整個輸入輸出接口到各個功能模塊之間的映射。三者之間的邏輯關系如圖2所示。

處理器接口模塊
    MPC8245處理器接口模塊主要完成MPC8245處理器與FPGA的接口功能,并實現與FPGA內部的多路I2C總線控制器數據傳輸的握手協議和數據交換。在MPC8245處理器接口模塊中,每個I2C控制器對應有4個8位的寄存器,即數據寄存器、地址寄存器、控制寄存器和狀態寄存器。
    (1)數據寄存器根據讀/寫信號區分,分為發送數據緩沖寄存器和接收數據緩沖寄存器,共享一個地址,數據長度為8位。
    (2)地址寄存器用來保存當前地址。當該路I2C控制器作為從節點通信時,地址寄存器中保存的是自己的地址,這個地址在總線上是唯一的。從節點接收到包頭后,將其中的地址與自己的地址比較,如果一致,則響應主節點,開始傳輸。
    (3)控制寄存器用來控制I2C總線控制器的數據傳輸,按照設置產生各個協議命令、響應動作及工作模式。
    (4)狀態寄存器顯示當前總線的狀態。通過狀態寄存器中不同的狀態指示,實現與MPC8245處理器的握手協議。
    MPC8245處理器利用地址線、數據線、片選信號和讀寫信號來與MPC8245處理器接口模塊N路I2C總線控制器相關的N×4個寄存器交換數據、讀取狀態、作為從設備時響應的地址和控制各路I2C總線的控制器。
I2C總線控制器模塊
    I2C總線控制器模塊主要實現并行的I2C通信控制,每一路I2C總線控制器通過FPGA的I/O管腳連接到外部實現各自獨立的I2C總線,具有主工作模式和從工作模式兩種工作狀態。
    I2C總線控制器主要有兩個狀態機:主控制狀態機和時鐘生成狀態機。
    主控制狀態機是整個I2C總線控制器的核心。時鐘生成狀態機只在I2C總線控制器作為主設備時的模式下工作,是I2C總線通信時的時鐘。當I2C總線控制器作為從設備通信時,主控制狀態機時鐘由FPGA所實現的I2C總線上所掛載的I2C主設備提供,整個I2C總線通信時的時鐘為外部主設備提供的時鐘。
I2C總線控制器狀態機設計
      (1)主控制狀態機
      主控制狀態機狀態轉移圖如圖3所示。

      IDLE狀態:當I2C上電或者復位后,主控制狀態機就處于此狀態。
      HEADER狀態:在此狀態,系統根據控制寄存器位MSTA值,發送或者接收包頭,滿足條件后,轉移到ACK_HEADER狀態;I2C總線控制器中的HEADER移位寄存器與地址寄存器中存放的I2C總線控制器作為從設備時響應的地址進行比較,如果匹配,則表明該路I2C總線控制器為被主設備尋址的從設備,模式立刻切換到從設備模式,同時狀態寄存器中的MAAS位被置位,數據線SDA將會按照TXAK中的設置應答當前主設備。
    ACK_HEADER狀態:當該路I2C總線控制器作為主設備時,如果沒有收到從設備發送的ACK,則發送結束信號,返回到IDLE狀態;如果收到ACK,則確定仲裁沒有丟失,根據控制寄存器位TX值轉到XMIT_DATA或者RCV_DATA狀態;當該路I2C總線控制器作為從設備時,如果地址匹配,則發送ACK,根據主設備發送的第一個字節中的最后一位的值轉到XMIT_DATA或者RCV_DATA狀態。
    XMIT_DATA狀態:在此狀態時,移位寄存器將數據移到SDA線上。發送一個字節完成后,轉移到WAIT_ACK狀態。
    WAIT_ACK狀態:在此狀態時,如果收到ACK,則返回到XMIT_DATA狀態;如果仲裁丟失,則轉到IDLE狀態;如果沒有收到ACK,則發送結束信號,轉移到IDLE狀態。
    RCV_DATA狀態:在此狀態時,如果檢測到重新啟動信號,則返回HEADER狀態;否則,移位寄存器從SDA線上移入數據,以供MPC8245處理器的驅動程序讀取,移入一個字節后,轉到ACK_DATA狀態,控制寄存器中的TXAK位被輸出到數據線SDA。
    ACK_DATA狀態:I2C控制器發送ACK,返回到RCV_DATA狀態。
    (2)時鐘狀態機
    整個狀態機狀態轉換如圖4所示。

    SCL_IDLE狀態:當上電復位后,狀態機就處于該狀態。當I2C控制器為主節點并且總線空閑時,收到開始標志后,轉移到START狀態。
    START狀態:當在此狀態時,根據I2C協議,需要保持一定的時間,當持續時間滿足要求時,轉移到SCL_LOW_EDGE狀態,否則保持在START狀態。
    SCL_LOW_EDGE狀態:當在此狀態時,在下一個系統時鐘時,轉移到SCL_LOW狀態。
    SCL_LOW狀態:在此狀態時,根據控制信號,設置SDA的輸出,根據I2C協議,需要保持一定的時間,當保持時間滿足要求時,轉移到SCL_HIGH_EDGE狀態,否則保持在該狀態;如果仲裁丟失且已經傳輸了7個字節,則轉移到SCL_IDLE狀態。
    SCL_HIGH_EDGE狀態:在此狀態時,完成一定的操作,持續一個時鐘周期后,轉移到SCL_HIGH狀態。如果SCL輸入為0或者狀態寄存器中的位MCF=1,則一直停留在該狀態。
    SCL_HIGH狀態:在此狀態時,如果有重復起始信號,則SCL高電平持續一半時間,轉移到START狀態;如果有結束信號,則SCL高電平持續一半時間,轉移到STOP_WAIT狀態;根據I2C協議,需要保持一定的時間,當持續時間滿足要求時,轉移到SCL_LOW_EDGE狀態,否則保持在當前狀態。
    STOP_WAIT狀態:在此狀態時,根據I2C協議,需要保持一定的時間,當持續時間滿足要求時,轉移到SCL_IDLE狀態。
系統工作流程
    多路I2C總線的系統在系統上電后,處理器通過FPGA與FPGA相連接的I2C設備通信。
    (1)當處理器作為主設備與FPGA所實現的I2C總線上所掛的從設備進行通信時,處理器主體通過對FPGA內部的該路I2C總線控制器對應的寄存器進行操作,根據I2C總線通信協議,產生起始信號和時鐘信號,并查詢狀態位,對該路I2C總線上的從設備進行發送或者接收數據的操作,在數據交換完成后,產生停止信號,完成整個通信。
    (2)當處理器主體作為從設備與FPGA所實現的I2C總線上所掛的主設備進行通信時,FPGA所實現的I2C總線上所掛的主設備產生起始信號和時鐘信號,處理器主體通過對FPGA內的該路I2C總線控制器對應的數據寄存器進行操作,發送或者接收數據。當通信完成后,FPGA所實現的I2C總線上所掛的主設備產生停止信號,完成整個通信。
    通過可編程邏輯器件實現的多路I2C總線上每一路可以掛多個設備,可以是從設備,也可以是主設備,具體能掛的設備數量受總線電容的限制。
    本設計利用可編程邏輯器件,完成對處理器主體I2C總線的擴展,使該處理器能夠有多個I2C總線通道,每一路I2C總線上可以掛載多個不同的設備,可以是主設備,也可以是從設備,滿足不同應用場合的要求。在可編程邏輯器件內,每個I2C總線控制器僅使用4個寄存器,大大降低了控制的復雜度,無需占用較多的CPU資源,系統穩定,執行效率高。
參考文獻
[1] The I2C-Bus Specification Versiom 2.1. Philips Semiconductors,January 2000.
[2] CILETTI M D. Verilog-HDL 高級數字設計[M].北京:電子工業出版社,2005.
[3] Freescale Semiconductor.MPC8245 Integrated Processor Reference Manual.http://www.freescale.com.cn/.

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 九九亚洲精品 | 最新99国产成人精品视频免费 | 国产成人精品一区二三区 | 成人福利在线视频 | 中国成熟xxx视频 | 91看片淫黄大片.在线天堂 | 国久久| 91精品国产三级在线观看 | 亚洲va欧美ⅴa国产va影院 | 好男人社区成人影院在线观看 | 一个人www免费观看视频 | 99ri在线| 日韩一级生活片 | 欧美三级日韩 | 国产高清大尺度一区二区不卡 | 久久久久国产成人精品 | 无遮羞无删减肉动漫在线观看 | 两性色午夜视频免费老司机 | 亚洲视频aaa | 国产日产欧产精品精品推荐在线 | 日韩美女在线观看 | 欧美久在线观看在线观看 | 91麻豆最新在线人成免费观看 | yy4138理论片在线大全 | 国产欧美亚洲精品第二区首页 | 意大利极品xxxxhd | 日韩一区二区不卡 | 欧美另类高清 videos | 免费老色鬼永久视频网站 | a人片在线观看 | 天堂中文字幕 | 日韩精品一区二区三区中文 | 成年做羞羞免费观看视频网站 | 欧美18videosex性欧 | 亚洲国产精品线播放 | aⅴ视频在线免播放观看 | 亚洲精品午夜久久aaa级久久久 | 免费激情网址 | 国产精品高清一区二区三区 | 免费久久久久 | 欧美日韩在线吹潮视频 |