摘  要： PCB板前仿真通常采用提取相應網絡拓撲結構，通過指派相應IBIS模型實現反射、串擾等噪聲的檢測和電路優化。在實際仿真中，針對由IBIS模型不準確性造成的仿真結果與測試結果不吻合的情況，提出調整IBIS模型參數使仿真結果適應測試結果的方案,達到IBIS模型修正的目的。通過多次驗證，修正的IBIS模型同樣可提高其他電路仿真精度。
關鍵詞： 信號完整性；IBIS；仿真；比對

    IBIS是為了適應板級仿真和系統級仿真的需求而提出的一種行為級的模型標準[1]。用IBIS模型進行仿真分析和電路優化，要保證仿真數據的準確可靠，最基本的要求就是模型質量必須是準確可靠的。IBIS模型的準確性直接影響到仿真的結果和電路設計的成敗。IBIS模型一般可由SPICE模型轉換而得，而SPICE的資料與芯片制造有絕對的關系，所以同樣一個器件不同芯片廠商提供，其SPICE的資料是不同的，進而轉換后的IBIS模型內的資料也會隨之而異。目前各種方式得到的模型或多或少都有一些錯誤，包括語法錯誤、非單調性乃至IBIS參數錯誤等。
    因此，在對PCB整板已經進行過仿真的前提下，如何根據板級同級別的測試結果對IBIS模型進行修正成為了PCB設計亟待解決的問題。
1 IBIS模型修正現狀
    IBIS模型數據主要包括波形的I/V數據和模型的電氣參數。波形的I/V數據決定了波形電壓、電流點的坐標位置，電氣參數影響到波形的變化率和拐點的位置。目前，I/V數據的點數和數據的精確度仍沒有合適的修正軟件，僅能通過EDA軟件對波形進行分析，通過SPICE模型或者真實數據，修改相應的數據點，使其滿足I/V變化的單調性和真實性。
2 IBIS修正的可行性
    采用IBIS模型作為PCB板拓撲仿真的驅動和接收端信號的仿真波形與IBIS模型的參數有很大的關聯性[2，3]。如果IBIS模型參數和電路的SPICE參數相同，仿真的波形符合測試的波形，否則可能相差很大。通過對IBIS模型參數的調整，從而改善仿真波形，說明修正的可行性。
2.1 C_comp對波形影響
    通常采用s2ibis3建模IBIS時，只提取VI/VT曲線，而不會仿真提取C_comp，使用的是個默認值。因此C_comp的數值對仿真波形存在影響。
    C_comp是硅晶元電容，它是不包括封裝參數的由輸出Pad、鉗位二極管引起的輸出電容。產生的三個效應分別為[4]：(1)對傳輸線匹配阻抗的影響；(2)對濾波特性的影響；(3)對VT曲線斜率的影響。在此主要就C_comp對VT曲線斜率的影響進行分析，首先看該電容是如何對VT曲線產生影響的：

4 修正實現與結果分析
    選取測試樣板CDCV304，提取輸出緩沖器的拓撲。通過原始波形比對計算得到差異參數，如表1模型驗證所示，測試波形的峰值高于通過IBIS模型得到的仿真波形，通過IBIS參數調整修正仿真波形如圖4所示，通過手動和自動修正后，得到表1修正結果。通過比較得出，波形差異減小。

    經過多次實驗，把修改的IBIS模型指派到不同的IC上，多次比對后，修改后的模型同樣可以減小波形的誤差，達到修正的目的。
    該方案對IBIS模型的修正同樣存在很多難題未解決，如誤差處理參數僅僅通過DA、DP、DAI、DPI的計算，沒有給出多種可供選擇的收斂方法；對于圖形的比對沒有設計更精確的方案；并且參數的修改多是采用經驗公式，相比SPICE參數存在很多誤差。結合以上問題，本課題還需要深入研究Cadence對IBIS模型仿真模式。
參考文獻
[1] VARMA A K，STEER M.Improving behavioral IO buffer  modeling based on IBIS[J].IEEE Transactions on Advanced  Packaging，2008，31(4)：711-721.
[2] BOGATIN E，著.信號完整性分析[M].李玉山，李麗萍，譯．  北京：電子工業出版社，2005.
[3] BUCHANAN J E.Signal and power integrity in digital  systems[M].McGraw-Hill Book Company，1995.
[4] MIRMAK M.Issues with C_comp and differential multistage IBIS models[C].IBIS Summit Design Con East，2004.
[5] WANG L.Waveform comparison & S2IBIS3 roadmap[C].IBIS-Santa Clara，CA，USA，Design Con，2008.