0 引言

　　近年來，隨著航空、航天、測控等技術的迅速發展，相關行業對數據采集系統的性能要求更加苛刻，要求能夠同時采樣的通道更多，采樣的精度和速度要求更高，因此研制開發了一套高性能數據采集系統。該系統較以往開發的數據采集系統，在設計方案、操作界面等方面均有了較大改進，如該系統采用PCI總線，傳輸速率得以大大提高，系統軟件運行于Windows操作系統下，較以往該領域的Dos系統，在操作上更方便，界面更友好。整個系統具有高精度、高采樣速率以及多通道且通道數可變的突出特點，本文介紹了該數據采集系統的設計與研制方案。

1 系統的總體設計方案

　　系統具體工作要求：有62路通道可以供用戶采集轉換使用，具體采集1~62路中的任意多個通道及這些通道的編號分別是多少等信息由用戶根據需要通過上位機傳送給本系統，即本系統要根據上位機的具體信息完成用戶的任務；另外為了達到相關指標的要求，A/D分辨率應達到14位。從要求可以看出本系統具有采集路數和路號可變、精度高、速度快的突出特點。針對這些特點，選用凌華公司的數據采集卡（DAQ-2010）作為采集和A/D轉換器件，該板卡具有4個14位精度的同步A/D通道，通過擴展可以滿足62通道的要求。另外，該板卡的4個獨立A/D的轉換速率可達2.2 Mb/s，滿足了高速采集的技術要求。作為該板卡工作的控制器，選擇使用CPLD，因為CPLD具有精度高、速度快、穩定性好的特點，從而可以滿足需要。本系統與上位機的通信和控制器選擇的是8051核單片機，其開發技術成熟，性能完全可以滿足需求，并且價格低廉，可以很好地控制成本，它們的具體連接框圖如圖1所示。

　　系統工作時，首先由用戶將要選通的具體通道編號和通道數目通過工控機傳遞給單片機，單片機將各通道編號作為數據存放于SRAM中，并且將具體的采樣要求，諸如采樣頻率、采樣總通道數等信息傳給CPLD。而后CPLD獨立輸出SRAM的地址來輪巡所要采集的通道。每當一個通道開通，傳感器和電壓端子盒將被測系統的電流信號或電壓信號匯集到信號控制箱，然后進入信號調理板和信號轉換電路，將被測信號轉換為標準測量電平后，通過轉接適配器進入數據采集卡，DAQ-2010數據采集卡就采集轉換一次，并將轉換后的數據傳回給上位工控機。工控機對電壓、電流、功率、相位等信號參數進行數據分析、計算、顯示和存儲，并套用相關標準限制曲線圖形，使標準規定的極限曲線與試驗數據填充曲線進行對比，以此評估被測試系統設計的精度和誤差，從而實現對被測系統的實時監控。

2 系統的硬件設計

　　系統硬件的設計主要是圍繞DAQ-2010數據采集卡進行的，諸如將數據采集卡的4個同步采樣通道擴展為62通道，利用硬件描述語言開發CPLD，使其能夠完成對62通道的輪巡以及總線隔離等功能。針對系統各通道要采集的電壓、電流信號的不同，采用多種電壓、電流傳感器將原始信號轉換成數據采集卡可以采集的統一形式的電信號，這樣就可以為數據采集、信號處理打下有利的基礎。硬件總體框圖如圖2所示。

　　2.1 通道擴展的實現

　　如前所述，本系統設計需要62個通道供用戶使用，但DAQ-2010僅有4個獨立同步A/D通道，于是采用4個16通道多路開關進行擴展，從而可以構造出64個通道可供使用，既滿足了用戶的要求，又可以留有兩個通道作為應急或系統升級使用。

　　2.2 通道輪巡的實現

　　將通道擴展至62之后，如何選通通道這一任務的完成是通過對SRAM的數據進行讀取實現的。具體思想是在系統開始工作時，用戶根據自己的需求將需要測試的通道編號通過工控機傳遞給單片機，而后由單片機將通道編號作為數據寫入靜態存儲器SRAM中，開始進行數據采集時，CPLD在內部時鐘的控制下讀取SRAM中的數據（即通道編號），這些編號就成為了多路開關的選通信號，隨即實現了相應多路開關通道的開通，這樣就完成了對所需通道的輪巡，其實現框圖如圖3所示。

　　2.3 CPLD程序設計

　　CPLD程序設計的任務是：

　　(1)接收單片機對系統工作要求的信息：如用戶需要輪巡的通道數、分頻數、復位信號等。

　　(2)對多路開關進行輪巡時，自動產生所要讀取SRAM的選通信號以及它的地址信號，并根據時序要求實現輪巡。

　　(3)接收系統工作時鐘，并且根據要求實現對系統時鐘的分頻。

　　另外值的一提的是，系統在工作時分為單片機向SRAM寫數據并驗證和CPLD讀取SRAM中的數據兩個步驟，而從單片機和CPLD引出的SRAM選通、讀取、地址等控制或數據線都要與SRAM連接，這樣就需要有隔離措施，使得在前一個步驟時，CPLD與SRAM間是高阻態，而當第二個步驟時，單片機與SRAM間處于高阻態。由于在硬件方面，為了控制PCB板的規格，所以CPLD與SRAM間的隔離需要編程實現。

　　系統中最重要的時序是CPLD的工作時序，CPLD能否正常工作是整個系統的關鍵，要保證CPLD的工作時序清晰，不會產生混亂。CPLD選用EPM7128，使用Verilog HDL語言在MAX+PLUSⅡ環境下進行開發， CPLD的頂層程序設計模塊見圖4。框圖左側均為CPLD的輸入管腳，包括時鐘、控制讀、寫選通等信號，框圖右側均為CPLD的輸出管腳，包括對SRAM的讀信號和地址信號，其中SRAM1O、SRAM2O、SRAM3O、SRAMO、SRAM_RD等信號可以在單片機寫SRAM時實現CPLD與SRAM的隔離。

　　正常工作時，系統的時序圖如圖5所示。

3 測試系統的軟件設計

　　測試系統軟件使用VC++開發，運行于Windows環境下，人機界面友好，包括系統測試軟件和和系統校準軟件。其中系統測試軟件是在對被測系統進行測試時，具體實現對電壓、電流、相位、功率、功率因數等參數的穩態和瞬態進行數據測試、數據分析和數據存儲的執行軟件，系統校準軟件是對系統的精度進行計量的軟件。

　　該軟件包采用中文下拉菜單方式提示操作、顯示、打印，自動記錄和存儲所有測試數據，以便于事后調出查詢，觀察分析，重新顯示輸出。測試數據套用相關標準限制曲線圖形，標準規定的極限曲線與試驗數據填充曲線的對比圖形可同時顯示打印，以便于判斷測試結果是否滿足設計要求。

4 結束語

　　本系統已經投入實際應用，經過實踐證明這一系統完全滿足多通道同時采樣并且速度快、精度高的要求，穩定可靠，取得了很好的效果，說明了文章中所作的分析和討論是合理和實用的。本系統可應用于高速、多通道且通道路數可變的工程應用領域。

　　參考文獻

　　[1] 王育堅.Visual c++面向對象編程教程[M].北京：清華大學出版社，2003.

　　[2] 夏宇聞.Verilog 數字系統設計教程[M].北京：北京航空航天大學出版社，2003.

　　[3] 東方人華.MAX+PLUSⅡ入門與提高[M].北京：清華大學出版社，2004.

　　[4] 王金明，楊吉斌.數字系統設計與Verilog HDL[M].北京：電子工業出版社，2002.

　　[5] BHASKER J.Verilog HDL硬件描述語言[M].徐振林，譯.北京：機械工業出版社，2000.