0 引言

　　隨著電子信息技術(shù)的迅速發(fā)展，數(shù)字化系統(tǒng)應(yīng)用越來(lái)越廣泛，頻譜分析儀成為電子信息頻域分析的重要工具。積極研制性能優(yōu)異、低成本和高速的頻譜分析模塊是數(shù)字化頻譜分析的發(fā)展方向[1]。單片ADC的高采樣率可實(shí)現(xiàn)頻譜的快速分析，但高速ADC芯片相對(duì)昂貴，在生產(chǎn)成本上投入較大。為了實(shí)現(xiàn)低成本、高速模塊化的頻譜模塊設(shè)計(jì)，在傳統(tǒng)采樣技術(shù)上引入TIADC采樣技術(shù)。TIADC采樣技術(shù)由單通道ADC決定采樣精度，多通道時(shí)間交替采樣實(shí)現(xiàn)高采樣速度，在采樣精度和轉(zhuǎn)換速率方面都表現(xiàn)出顯著優(yōu)勢(shì)。

　　TIADC能提高采樣率，可以處理高中頻信號(hào)，增大頻譜分析的頻寬。由于芯片工藝水平的差異使多片ADC之間的時(shí)間失配誤差對(duì)數(shù)據(jù)采集的影響顯著[2]，而且寬頻帶譜線分析需要存儲(chǔ)大量的采集數(shù)據(jù)，不僅增加了運(yùn)算量，還降低了實(shí)時(shí)性。文獻(xiàn)[3]中提出了基于交替采樣的頻譜模塊設(shè)計(jì)，但未對(duì)時(shí)延誤差進(jìn)行有效校正；文獻(xiàn)[4]提出了一種時(shí)域自相關(guān)的時(shí)延誤差自適應(yīng)校正方法，但運(yùn)算復(fù)雜。鑒此，本文基于TIADC采樣和數(shù)字下變頻技術(shù)，提出一種復(fù)用FFT模塊估計(jì)時(shí)延誤差和計(jì)算頻率量的頻譜分析模塊設(shè)計(jì)。

1 原理分析

　　1.1 TIADC采樣原理分析

　　多通道ADC組成時(shí)間交替采樣電路，設(shè)通道數(shù)為N，采樣周期為T(mén)S，采樣率為fS，相鄰采樣通道的采樣時(shí)鐘相位差為2π/N。定義輸入模擬信號(hào)x(t)，m是采樣序列號(hào)，則經(jīng)過(guò)N通道采樣后的序列為：

　　xn(mTS)=x(mNTS+nTS)  n=0，1，…，N-1(1)

　　取N=4，以四通道時(shí)間交替數(shù)據(jù)采集為例，四路單片ADC構(gòu)成的TIADC采樣工作原理如圖1所示。

　　從圖1可知，CLK0是第一通道采樣時(shí)鐘，并將其作為時(shí)基參考，則CLK1、CLK2和CLK3相位差分別為90°、180°和270°，而TIADC時(shí)鐘為CLK0的四倍頻，且相位差為0°。四通道ADC在TIADC時(shí)鐘上升沿時(shí)，將采樣數(shù)據(jù)按序拼接輸出，從而提高信號(hào)的采樣率。

　　1.2 下變頻FFT原理分析

　　數(shù)字下變頻是一種譜線的搬移，使輸入信號(hào)從某一頻率搬移至零頻附近[5]。設(shè)采樣頻率fS，本振信號(hào)頻率fI，正交采樣的下變頻原理如圖2所示。

　　從圖2可知，輸入信號(hào)在采樣頻率fS進(jìn)行采樣，采樣輸出頻譜具有周期性，其頻譜周期為fS，頻譜分析時(shí)，只需保留單個(gè)周期內(nèi)的頻率分量。采樣輸出信號(hào)與正交信號(hào)相乘，將中頻率分量fI搬移至零頻處。下變頻后的信號(hào)通過(guò)加窗濾波器處理，濾波帶寬為B，濾除干擾譜線，再作FFT運(yùn)算。

2 FFT模塊的結(jié)構(gòu)復(fù)用設(shè)計(jì)

　　通過(guò)對(duì)TIADC數(shù)據(jù)采集和數(shù)字下變頻FFT的理論分析，提出一種復(fù)用FFT模塊的自適應(yīng)TIADC頻譜分析模塊設(shè)計(jì)。TIADC多通道間的時(shí)延誤差采用頻域互譜法，而信號(hào)的頻譜分析同樣需要作FFT運(yùn)算處理，為提高FFT模塊的使用率，設(shè)計(jì)FFT模塊的結(jié)構(gòu)復(fù)用。

　　2.1 FFT頻域時(shí)延估計(jì)

　　相鄰?fù)ǖ赖牟蓸有盘?hào)實(shí)為同一信號(hào)的時(shí)移函數(shù)，具有較強(qiáng)的自相關(guān)性[6]。通道間相關(guān)函數(shù)的最大值位置對(duì)應(yīng)著時(shí)延值。為提高峰值的分辨率，采用相關(guān)峰的互譜插值方法來(lái)實(shí)現(xiàn)。頻域時(shí)延估計(jì)框圖如圖3所示。

　　以第一通道采樣序列x1(n)為參考基，分別計(jì)算與其它各通道采樣序列xi(n)的相關(guān)函數(shù)。設(shè)計(jì)先將采樣序列x1(n)和x2(n)緩存N個(gè)點(diǎn)，再分別作長(zhǎng)度為2N的FFT運(yùn)算，運(yùn)算長(zhǎng)度不足自動(dòng)補(bǔ)零，通過(guò)頻域補(bǔ)零可以提高相關(guān)函數(shù)峰值在時(shí)域的分辨率。x1(n)和x2(n)作FFT得到頻譜X1(k)和X2(k)，則相關(guān)函數(shù)的頻譜R(k)為：

　　互譜插值將相關(guān)函數(shù)的頻譜在頻域上作伸展，而逆變換的時(shí)域波形不會(huì)發(fā)生改變，也不會(huì)帶來(lái)新的誤差。根據(jù)互譜插值算法，在互譜序列之間插入零值，進(jìn)行頻域擴(kuò)展。取N1≥2N，則擴(kuò)展后的互譜序列為：

　　通過(guò)插值得到的擴(kuò)展序列再作IFFT運(yùn)算，得到相關(guān)函數(shù)新的采樣序列r′(k)，新序列的采樣率相對(duì)于原來(lái)的提高了N1/2N倍。最后搜索相關(guān)函數(shù)的最大值，確定其時(shí)間位置，從而得到時(shí)延估計(jì)值。

　　2.2 FFT模塊頻譜分析

　　信號(hào)頻譜分析的分辨率不僅取決于采樣率，還與FFT運(yùn)算點(diǎn)數(shù)的大小有關(guān)。計(jì)算頻譜的點(diǎn)數(shù)越大，頻譜分析的分辨率越高，而在一個(gè)固定的高采樣率下，增大采樣點(diǎn)數(shù)就需增加存儲(chǔ)空間和加大FFT運(yùn)算的難度。數(shù)字下變頻FFT實(shí)現(xiàn)框圖如圖4所示。

　　由圖4可知，數(shù)字下變頻FFT整個(gè)過(guò)程可分為數(shù)字下變頻和FFT運(yùn)算。假設(shè)整個(gè)頻帶中頻率為fI，在頻寬為B的范圍進(jìn)行FFT分析：以fS進(jìn)行采樣得到N點(diǎn)序列x(n)，再與數(shù)字本振頻率信號(hào)相混頻，獲得I/Q兩路信號(hào)[7]。由此實(shí)現(xiàn)輸入信號(hào)x(n)頻譜X(k)平移fI，原信號(hào)中頻率fI的分量移至零頻處。再用帶寬為B的抽取濾波器對(duì)下變頻后信號(hào)進(jìn)行D倍抽取。

　　數(shù)字下變頻后得到I/Q兩路信號(hào)，通過(guò)加窗濾波器處理，輸出為fI±B/2內(nèi)的頻率點(diǎn)數(shù)，再作FFT運(yùn)算，運(yùn)算點(diǎn)數(shù)減少D倍，而頻譜分析效果不受影響。FFT輸出值對(duì)應(yīng)每個(gè)頻率點(diǎn)，取模后即得到信號(hào)的頻譜。數(shù)字下變頻FFT能實(shí)現(xiàn)信號(hào)頻譜的低存儲(chǔ)量和低運(yùn)算量，極大地提高了頻譜分析的實(shí)時(shí)性。

　　2.3 FFT模塊復(fù)用

　　時(shí)延估計(jì)電路和頻譜計(jì)算都采用FFT模塊實(shí)現(xiàn)，分立使用FFT模塊造成硬件開(kāi)銷(xiāo)很大。為了提高FFT模塊在設(shè)計(jì)中的利用率，減少硬件的資源浪費(fèi)，通過(guò)簡(jiǎn)單的邏輯控制對(duì)兩處FFT模塊使用結(jié)構(gòu)進(jìn)行優(yōu)化，以實(shí)現(xiàn)FFT模塊的復(fù)用。FFT模塊復(fù)用設(shè)計(jì)如圖5所示。

　　為了實(shí)現(xiàn)輸入信號(hào)快速的、實(shí)時(shí)的頻譜分析，F(xiàn)FT工作在高時(shí)鐘下。四路ADC采樣數(shù)據(jù)與加窗濾波后的數(shù)據(jù)速率并不相同，所以在作FFT運(yùn)算前需要作跨時(shí)域處理，以匹配寫(xiě)入和讀出的速率。設(shè)通道間相關(guān)函數(shù)點(diǎn)數(shù)為N，由互譜插值算法，F(xiàn)FT作長(zhǎng)度為2N運(yùn)算。由于各通道采集進(jìn)來(lái)的數(shù)據(jù)是實(shí)時(shí)的，以采樣N點(diǎn)所需時(shí)間為完成一次復(fù)用所需時(shí)間。計(jì)算FFT復(fù)用的總周期數(shù)，再允以一定的邏輯操作時(shí)間，可以確定最小的FFT模塊工作頻率。跨時(shí)域的輸入和輸出速率確定后，可以定制異步FIFO的最小深度，合理利用資源。

　　數(shù)據(jù)先通過(guò)FIFO緩存，再由二選一選擇器完成FFT模塊的選通。一組數(shù)據(jù)的裝載起始信號(hào)和另一組數(shù)據(jù)完成標(biāo)志信號(hào)共同作為本組數(shù)據(jù)的選通使能信號(hào)。通過(guò)邏輯模塊的控制，完成FFT模塊的復(fù)用設(shè)計(jì)。

3 系統(tǒng)框架及FPGA實(shí)現(xiàn)設(shè)計(jì)

　　3.1 TIADC頻譜分析框架

　　頻譜模塊主要由四通道ADC和FFT模塊的復(fù)用電路組成。基于TIADC采樣的頻譜分析框架如圖6所示。

　　四通道ADC組成頻譜分析的采樣電路，實(shí)現(xiàn)輸入信號(hào)的交錯(cuò)采樣。設(shè)計(jì)采用頻域互譜和Farrow濾波器組成頻譜分析的自適應(yīng)校正電路，以FFT模塊為基礎(chǔ)計(jì)算通道間采樣序列的互譜，用IFFT計(jì)算互譜的相關(guān)函數(shù)進(jìn)而得到時(shí)延估計(jì)值，并結(jié)合Farrow結(jié)構(gòu)分?jǐn)?shù)延遲濾波器完成TIADC采樣數(shù)據(jù)的自適應(yīng)校正；校正后的四路ADC數(shù)據(jù)有序拼接，得到高速數(shù)據(jù)，再經(jīng)過(guò)數(shù)字下變頻處理后作FFT運(yùn)算，從而得到信號(hào)的頻譜圖。數(shù)字下變頻減少數(shù)據(jù)的存儲(chǔ)量和頻譜分析運(yùn)算量，從而可提高頻譜分析的實(shí)時(shí)性。設(shè)計(jì)通過(guò)邏輯控制模塊，實(shí)現(xiàn)采樣數(shù)據(jù)拼接和FFT模塊復(fù)用，從而優(yōu)化設(shè)計(jì)結(jié)構(gòu)，完成信號(hào)的頻譜分析。

　　3.2 TIADC頻譜分析的FPGA實(shí)現(xiàn)

　　TIADC頻譜分析模塊主要包括四路ADC外采樣電路和信號(hào)處理電路。信號(hào)的頻譜分析電路采用FPGA實(shí)現(xiàn)，主要由ADC控制模塊、時(shí)延誤差校正模塊、數(shù)字下變頻模塊和FFT模塊組成。下面重點(diǎn)介紹FFT模塊和時(shí)延校正模塊的Farrow濾波器實(shí)現(xiàn)。

　　3.2.1 FFT模塊實(shí)現(xiàn)

　　FFT利用離散傅里葉變換旋轉(zhuǎn)因子的周期性和對(duì)稱(chēng)性來(lái)減少運(yùn)算量。設(shè)計(jì)采用Xilinx自帶的IP核，以達(dá)到簡(jiǎn)化設(shè)計(jì)目的。FFT的IP核最高時(shí)鐘頻率達(dá)550 MHz，最高吞吐率達(dá)到550 MS/s，最大轉(zhuǎn)換長(zhǎng)度點(diǎn)65 536。在邏輯資源使用和轉(zhuǎn)換速度選擇中，F(xiàn)FT的IP核提供4種運(yùn)算結(jié)構(gòu)，能夠滿(mǎn)足各種設(shè)計(jì)需求。

　　由于FFT的復(fù)用結(jié)構(gòu)設(shè)計(jì)，需要對(duì)輸入和輸出數(shù)據(jù)作載入或存儲(chǔ)處理，因此設(shè)計(jì)選用基2的Burst I/O結(jié)構(gòu)。基2結(jié)構(gòu)使用邏輯資源較少，提供數(shù)據(jù)的導(dǎo)入/導(dǎo)出處理階段，有利于分段復(fù)用設(shè)計(jì)。FFT的IP核為快速傅里葉變換提供了性能良好的結(jié)構(gòu)設(shè)計(jì)，方便實(shí)現(xiàn)。

　　3.2.2 Farrow濾波器實(shí)現(xiàn)

　　通過(guò)互譜插值實(shí)現(xiàn)時(shí)延估計(jì)，確定時(shí)延誤差，其相對(duì)于采樣周期Ts，大小為采樣周期的分?jǐn)?shù)倍。設(shè)計(jì)采用分?jǐn)?shù)延遲濾波器對(duì)時(shí)間誤差進(jìn)行校正。基于Farrow結(jié)構(gòu)的分?jǐn)?shù)延遲濾波器采用延時(shí)量d的P階多項(xiàng)式來(lái)近似分?jǐn)?shù)延時(shí)濾波器的系數(shù)，其傳輸函數(shù)H(z，d)為：

　　Farrow結(jié)構(gòu)的分?jǐn)?shù)延遲濾波器可分解為多個(gè)固定系數(shù)的FIR濾波器。利用MATLAB計(jì)算各個(gè)FIR濾波系數(shù)，取階數(shù)L為12，歸一化帶寬0.75。Farrow濾波器的幅頻特性如圖7(a)所示，其硬件實(shí)現(xiàn)如圖7(b)所示。

　　Farrow濾波器無(wú)需因誤差值變化而改變子濾波系數(shù)，可由4個(gè)直接型FIR濾波器、3個(gè)乘法器和3個(gè)加法器實(shí)現(xiàn)，硬件結(jié)構(gòu)簡(jiǎn)單，其中直接型FIR濾波器由FPGA的IP核完成，可減少硬件資源開(kāi)銷(xiāo)。

4 實(shí)驗(yàn)與分析

　　本設(shè)計(jì)采用4片AD7980芯片構(gòu)成四通道時(shí)間交替采集電路。每個(gè)芯片的吞吐速率為1 MS/s，四通道拼接可達(dá)4 MS/s。核心邏輯控制采用Xilinx FPGA，型號(hào)XC6SLX45-2CSG324。采用ISE13.1進(jìn)行邏輯綜合分析，一個(gè)FFT模塊綜合約消耗資源32個(gè)XtremeDSP和9 KB RAM，復(fù)用FFT結(jié)構(gòu)，大大地降低了資源的開(kāi)銷(xiāo)。

　　由標(biāo)準(zhǔn)信號(hào)源輸出單頻12 kHz，幅度為1 V(峰峰值)，偏移量為直流1 V的正弦波。單通道采樣率為600 kS/s，進(jìn)行TIADC采樣，再作FFT的頻譜分析，使用Xilinx內(nèi)置開(kāi)發(fā)工具ChipScope進(jìn)行在線調(diào)試， TIADC的采樣率為2.4 MS/s，頻譜分析點(diǎn)數(shù)為1 024。頻譜測(cè)量如圖8所示。

　　由圖8(a)和8(b)可知，其頻譜的實(shí)部和虛部在兩處取得峰值，第一處峰值為信號(hào)的直流分量，第二處取得峰值是信號(hào)的頻率量。圖8(c)為FFT序列的時(shí)序圖，實(shí)部與虛部同時(shí)取得最大值。由于ChipScope抓取的數(shù)據(jù)量大，數(shù)字形式不夠直觀，所以將FFT序列保存為.ASCII類(lèi)型文件，保留有效頻率分量，通過(guò)MATLAB觀察頻譜波形如圖8(d)所示，在零頻處取得直流分量，在11.72 kHz處取得頻率分量,在誤差允許范圍內(nèi)，得到正確的信號(hào)頻譜圖。

　　為驗(yàn)證TIADC頻譜模塊的工作穩(wěn)定性，并分析其頻譜分析性能，實(shí)驗(yàn)分別給16組信號(hào)單頻正弦波作頻譜分析，其輸入信號(hào)頻率和頻譜分析頻率如表1所示。

　　表1給出實(shí)驗(yàn)組輸入信號(hào)的頻譜分析結(jié)果及其相對(duì)誤差。TIADC頻譜分析模塊工作采樣率為2.4 MS/s，頻譜分辨率為2.343 kHz，分析最大頻率為1.2 MHz。由表中測(cè)試結(jié)果可知，輸入信號(hào)頻率低于8 kHz，相對(duì)誤差大于10%，測(cè)量結(jié)果準(zhǔn)確；輸入信號(hào)頻率在12 kHz～64 kHz之間，相對(duì)誤差約為2%，測(cè)量值與實(shí)際值吻合較好；其他組頻譜測(cè)量的結(jié)果相對(duì)在1%以下，測(cè)量值更精確。從實(shí)驗(yàn)測(cè)試結(jié)果可知，TIADC頻譜分析模塊工作穩(wěn)定，正確地反映出了輸入信號(hào)的頻譜信息。

5 結(jié)論

　　本文所提出時(shí)間交替頻譜模塊采用模塊化設(shè)計(jì)，設(shè)計(jì)算法易在FPGA中實(shí)現(xiàn)。四通道采樣時(shí)間誤差采用相關(guān)函數(shù)互譜插值，其估計(jì)精度有更好的抗噪聲能力，F(xiàn)arrow結(jié)構(gòu)分?jǐn)?shù)延遲濾波器進(jìn)行校正，其濾波系數(shù)無(wú)需因估計(jì)值不同而變化；數(shù)字下變頻實(shí)現(xiàn)高分辨率的頻譜分析而又不增加存儲(chǔ)難度和運(yùn)算量；FFT模塊的復(fù)用結(jié)構(gòu)優(yōu)化，大大減少硬件開(kāi)銷(xiāo)。實(shí)驗(yàn)證明，所設(shè)計(jì)的TIADC頻譜分析系統(tǒng)不僅能準(zhǔn)確分析輸入信號(hào)的頻譜信息，提高了信號(hào)頻譜分析的頻寬，而且節(jié)約了硬件資源開(kāi)銷(xiāo)。TIADC頻譜模塊設(shè)計(jì)為實(shí)現(xiàn)高頻寬、高分辨率的頻譜分析提供了有效的技術(shù)支持。

　　參考文獻(xiàn)

　　[1] GOLYANDINA N，KOROBEYNIKOV A.Basic singular spec-trum analysis and forecasting with R[J].Computational Statistics and Data Analysis，2013，71(1)：934-954.

　　[2] 楊擴(kuò)軍，田書(shū)林.基于TIADC的20 GS/s高速數(shù)據(jù)采集系統(tǒng)[J].儀器儀表學(xué)報(bào)，2014，35(4)：841-849.

　　[3] 郭金龍，黎恒，何明建.基于交替采樣的頻譜分析模塊設(shè)計(jì)[J].國(guó)外電子測(cè)量技術(shù)，2012，31(3)：48-50.

　　[4] 秦國(guó)杰，劉國(guó)滿(mǎn)，高梅國(guó)，等.一種時(shí)間交替ADC時(shí)間失配誤差自適應(yīng)校正方法[J].儀器儀表學(xué)報(bào)，2013，34(12)：2730-2735.

　　[5] Huang Yuekai，IP E，Wang Zhenxing et al.Transmission of spectral efficient super-channels using all-optical OFDM and digital coherent receiver technologies[J].Computational Statistics and Data Analysis，2013，71(1)：934-954.

　　[6] 馬曉紅，陸曉燕，殷福亮.改進(jìn)的互功率譜相位時(shí)延估計(jì)方法[J].電子與信息學(xué)報(bào)，2004，26(1)：53-59.

　　[7] 楊力生，韓慶文，楊士中.數(shù)字下變頻及其頻譜分析[J].信息與電子工程，2005，3(2)：153-160.