4.1 低功耗

低功耗是Cortex-M處理器的一個關鍵優點。低功耗是其架構的組成部分：

· WFI和WFE指令

· 架構級的休眠模式定義

此外，Cortex-M支持許多其他的低功耗特性：

· 休眠和深度休眠模式：架構級支持的特性，通過設備特定的功耗管理寄存器可以進一步擴展。

· Sleep-on-exit模式：中斷驅動的應用的低功耗技術。開啟設置后，當異常處理程序結束并且沒有其他等待處理的異常中斷時，處理器自動進入到休眠模式。這樣避免了額外的線程模式中指令的執行從而省電，并且減少了不必要的堆棧讀寫操作。

· 喚醒中斷控制器（WIC）:一個可選的特性，在特定的低功耗狀態，由一個獨立于處理器的小模塊偵測中斷情況。例如，在狀態保留功耗管理（SRPG）設計中，當處理器被關電的設計。

· 時鐘關閉和架構級時鐘關閉：通過關閉處理器的寄存器或者子模塊的時鐘輸入來省電

所有這些特性都被Cortex-M0, Cortex-M0+, Cortex-M3, Cortex-M4, Cortex-M7, Cortex-M23 和 Cortex-M33支持。此外，各種低功耗設計技術被用來降低處理器功耗。

因為更少的電路，Cortex-M0 and Cortex-M0+處理器比Cortex-M3, Cortex-M4 和 Cortex-M7功耗低。此外，Cortex-M0+額外優化減少了程序存?。ɡ缣D備份）來保持系統層級的低功耗。

Cortex-M23沒有Cortex-M0 和 Cortex-M0+那么小，但是在相同的配置下，仍然和Cortex-M0+能效一樣。

由于更好性能和低功耗優化，在相同配置下，Cortex-M33比Cortex-M4能效比更好。

4.2 Bit-band feature位段

Cortex-M3 和Cortex-M4處理器支持一個叫做位段的可選功能，允許有兩段通過位段別名地址實現可以位尋址的1MB的地址空間（一段在從地址0x20000000起始的SRAM空間。另一段是從地址0x40000000起始的外圍設備空間）。Cortex-M0, M0+ 和 Cortex-M1不支持位段（bit-band）功能，但是可以利用ARM Cortex-M系統設計套件（CMSDK）中的總線級組件在系統層面實現位段（bit-band）功能。Cortex-M7不支持位段（bit-band），因為M7的Cache功能不能與位段一塊使用（Cache控制器不知道內存空間的別名地址）。

ARMv8-M的TrustZone 不支持位段， 這是由于位段別名需要的兩個不同的地址可能會在不同的安全域中。對于這些系統，外圍設備數據的位操作反而可以在外圍設備層面處理（例如，通過添加位設置和清除寄存器）。

4.3 存儲器保護單元（MPU）

除了Cortex-M0, 其他的Cortex-M處理器都有可選的MPU來實現存儲空間訪問權限和存儲空間屬性或者存儲區間的定義。運行實時操作系統的嵌入式系統， 操作系統會每個任務定義存儲空間訪問權限和內存空間配置來保證每個任務都不會破壞其他的任務或者操作系統內核的地址空間。Cortex-M0+, Cortex-M3 和 Cortex-M4都有8個可編程區域空間和非常相似的編程模型。主要的區別是Cortex-M3/M4的MPU允許兩級的存儲空間屬性（例如，系統級cache類型），Cortex-M0+僅支持一級。Cortex-M7的MPU可以配置成支持8個或者16個區域，兩級的存儲空間屬性。Cortex-M0 和 Cortex-M1不支持MPU.

Cortex-M23 和 Cortex-M33也支持MPU選項，如果實現了TrustZone安全擴展（一個用于安全軟件程序，另一個用于非安全軟件程序）可以有最多兩個MPU。

4.4 單周期I/O接口

單周期I/O接口是Cortex-M0+處理器獨特的功能，這使Cortex-M0+可以很快的運行I/O控制任務。Cortex-M大多數的處理器的總線接口是基于AHB Lite或者AHB 5協議的，這些接口都是流水實現總線協議，運行在高時鐘頻率。但是，這意味著每個傳輸需要兩個時鐘周期。單時鐘周期I/O接口添加了額外的簡單的非流水線總線接口，連接到像GPIO（通用輸入輸出）這樣的一部分設備特定的外設上。結合單周期I/O和Cortex-M0+天然比較低的跳轉代價（只有兩級流水線），許多I/O控制操作都會比大多數其他微控制器架構的產品運行的更快。