高吞吐率低時延圖像DCT處理器設計
2021年電子技術應用第9期
劉思軍1，2，秦明偉1，劉多強1，2
1.西南科技大學 信息工程學院，四川 綿陽621010；2.中國直升機設計研究所，江西 景德鎮333000
摘要： 針對高分辨率、高幀率圖像實時壓縮問題，設計了一種應用于高速圖像JPEG壓縮編碼系統的離散余弦變換(DCT)處理器。設計的DCT處理器基于Virtex-7系列FPGA，充分利用并行和流水線處理技術，采用基于蝶形流圖結構的行列分解算法，實現了快速二維離散余弦變換(2D-DCT)。為了提高數據吞吐率，設計了雙核DCT處理單元，可同時處理16個像素，從整體上提高處理速度和降低時延。板級測試表明，高速圖像DCT處理器數據計算結果正確，在200 MHz系統時鐘下，吞吐率高達3 GB/s，此時平均每幀圖像處理時間不超過10 ms，實現了高速圖像的實時處理。
中圖分類號： TN911；TP335
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.200814
中文引用格式： 劉思軍，秦明偉，劉多強. 高吞吐率低時延圖像DCT處理器設計[J].電子技術應用，2021，47(9)：69-74.
英文引用格式： Liu Sijun，Qin Mingwei，Liu Duoqiang. Design of high throughput rate low latency image DCT processor[J]. Application of Electronic Technique，2021，47(9)：69-74.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.200814
中文引用格式： 劉思軍，秦明偉，劉多強. 高吞吐率低時延圖像DCT處理器設計[J].電子技術應用，2021，47(9)：69-74.
英文引用格式： Liu Sijun，Qin Mingwei，Liu Duoqiang. Design of high throughput rate low latency image DCT processor[J]. Application of Electronic Technique，2021，47(9)：69-74.
Design of high throughput rate low latency image DCT processor
Liu Sijun1，2，Qin Mingwei1，Liu Duoqiang1，2
1.School of Information Engineering，Southwest University of Science and Technology，Mianyang 621010，China； 2.China Helicopter Design and Research Institute，Jingdezhen 333000，China
Abstract： Aiming at the high-resolution and high-frame rate image real-time compression problem, a discrete cosine transform processor for high-speed image JPEG compression coding system was designed. The designed discrete cosine transform(DCT) processor is based on the Virtex-7 series FPGA, which makes full use of parallel and pipeline processing technology, and implements a fast two-dimensional discrete cosine transform(2D-DCT) by using a matrix-like decomposition algorithm based on the butterfly flow graph structure. In order to improve the data throughput rate, a dual-core DCT unit is designed to process 16 pixels at the same time, which improves the processing speed and reduces the delay as a whole. The board test shows that the calculation results of high-speed image DCT processor are correct. Under the 200 MHz system clock, the throughput rate is up to 3 GB/s, and the average image processing time per frame is no more than 10 ms, realizing the real-time processing of high-speed images.
Key words : image compression；discrete cosine transform(DCT)；FPGA；parallel pipeline structure；high throughput
0 引言
DCT變換運算量大，是圖像處理中計算復雜、耗時長的運算單元。目前學界提出了兩種快速DCT變換算法：一類是尋求類似于FFT的蝶形算法來計算DCT[1]，另一類是根據DCT變換的規律尋求快速算法[2]。在第二類算法中，最常用的快速算法是行列分解法，該算法最初由Chen等人提出[3]。典型的圖像DCT處理器的輸入端采用串行輸入機制，在進行DCT變換前進行串并轉換[4]，吞吐率不高，耗時長，實時性差，無法應用于高分辨率、高幀率視覺測量場景。
針對高速大容量圖象的處理，馬林[5]等人針對2 048×2 048像素、幀頻為150 f/s的高速圖像數據設計了存儲與實時顯示系統，便于延長記錄時間和顯示；楊志勇[6]等人針對星載圖像高速大容量存儲的文件化壞塊管理進行了設計。本文從圖像壓縮變換角度延長記錄時間和節省數據存儲空間，針對高速風洞試驗中視覺測量設備產生的分辨率可達5 120像素×5 120像素、幀率達80 f/s以上的高分辨率、高幀率海量圖像數據的實時壓縮問題，研究設計了一種應用于高速圖像JPEG壓縮編碼的高吞吐率、低延時的DCT處理器。
本文詳細內容請下載：http://m.viuna.cn/resource/share/2000003749。
作者信息：
劉思軍1，2，秦明偉1，劉多強1，2
(1.西南科技大學 信息工程學院，四川 綿陽621010；2.中國直升機設計研究所，江西 景德鎮333000)
此內容為AET網站原創，未經授權禁止轉載。