在早前舉辦的GTC大會上，英偉達首席科學家兼研究高級副總裁 Bill Dally 提供了 Nvidia 研發組織的概述和當前優先事項的一些細節。今年，Dally 主要專注于 Nvidia 正在開發和內部使用的人工智能工具來改進自己的產品——如果你愿意的話，這是一個巧妙的反向推銷。換而言之，英偉達已經開始使用人工智能來有效地改進和加速 GPU 設計。

　　“我們是一個由大約 300 人組成的團隊，他們的目標是讓Nvidia 的產品在定義上領先。” Dally在今年的演講中描述道。“我們有點像遠光燈，試圖照亮遠處的東西。我們被松散地組織成兩隊：供應部分提供了為 GPU 供電的技術。它使 GPU 本身變得更好，從電路到進入 GPU 和 GPU 系統的 VLSI 設計方法、架構網絡、編程系統和存儲系統。”

　　“英偉達研究的需求方試圖通過開發需要 GPU 運行良好的軟件系統和技術來推動對英偉達產品的需求。我們擁有三個不同的圖形研究小組，因為我們不斷推動計算機圖形學的最新發展。我們有五個不同的 AI 組，因為使用 GPU 運行 AI 目前是一件大事，而且規模越來越大。我們還有從事機器人和自動駕駛汽車的小組。我們有許多按地理順序排列的實驗室，比如我們的多倫多和特拉維夫人工智能實驗室，”他說。

　　有時，Nvidia 會從幾個團隊中發起 Moonshot 項目——例如，其中一個團隊生產了 Nvidia 的實時光線追蹤技術。

　　與往常一樣，Dally 的談話與上一年有重疊——但也有新的信息。該小組的規模肯定從 2019 年的 175 人左右增長。毫不奇怪，支持自動駕駛系統和機器人技術的努力已經加強。Dally 說，大約一年前，英偉達從斯坦福大學招募了 Marco Pavone來領導其新的自動駕駛汽車研究小組。他沒有過多談論 CPU 設計工作，這無疑也在加強。

　　本文展示的是 Dally 對 Nvidia 在設計芯片中越來越多地使用 AI 的評論（經過輕微編輯）的一小部分以及一些支持幻燈片。

　　1、映射電壓降（Mapping Voltage Drop）

　　“作為 AI 專家，我們很自然地希望采用該 AI 并用它來設計更好的芯片。我們以幾種不同的方式做到這一點。第一種也是最明顯的方法是我們可以采用現有的計算機輔助設計工具[并結合人工智能]。例如，我們有一張地圖，可以繪制我們 GPU 中的電源使用位置圖，并預測電壓網格下降的程度——即所謂的 IR 下降，即電流乘以電阻下降。在傳統的 CAD 工具上運行它需要三個小時，”Dally 指出。

　　“因為這是一個迭代過程，這對我們來說變得非常成問題。相反，我們想做的是訓練一個 AI 模型來獲取相同的數據；我們在一堆設計中這樣做，然后我們基本上可以輸入功率圖。[結果] 推理時間僅為三秒。當然，如果包括特征提取的時間，則為 18 分鐘。我們可以很快得到結果。在這種情況下，類似的事情不是使用卷積神經網絡，而是使用圖神經網絡，我們這樣做是為了估計電路中不同節點切換的頻率，這實際上驅動了前面示例的電源輸入。再一次，我們能夠比使用傳統工具更快地獲得非常準確的功率估計，而且時間很短，”Dally 說。

　　2、預測寄生（Predicting Parasitics）

　　“我特別喜歡的一個功能是用圖神經網絡預測寄生效應。在過去，電路設計是一個非常迭代（iterative）的過程，您需要在其中繪制原理圖，就像左邊這張帶有兩個晶體管的圖片一樣。但是，直到布局設計師采用該原理圖并進行布局，提取寄生參數，然后您才能運行電路仿真并發現您不符合某些規格，您才會知道它的性能，”Dally指出。

　　“你會回去修改你的原理圖[并再次通過]布局設計師，這是一個非常漫長、反復且不人道的勞動密集型過程。現在我們可以做的是訓練神經網絡來預測寄生參數將是什么，而無需進行布局。因此，電路設計人員可以非常快速地進行迭代，而無需在循環中手動執行布局步驟。這里的情節表明，與基本事實相比，我們對這些寄生因素的預測非常準確。”

　　3、布局和布線挑戰 （Place and Routing Challenges）

　　“我們還可以預測路由擁塞（routing congestion）；這對我們的芯片布局至關重要。正常的過程是我們必須制作一個網表，運行布局和布線過程，這可能非常耗時，通常需要幾天時間。只有這樣我們才能得到實際的擁塞，發現我們最初的位置是不夠的。我們需要對其進行重構并以不同的方式放置宏以避免這些紅色區域（如下幻燈片），這是有太多電線試圖穿過給定區域的地方，有點像比特的交通堵塞。我們現在可以做的是無需運行布局和路由，我們可以獲取這些網絡列表并使用圖神經網絡基本上預測擁塞將在哪里并且相當準確。

　　它并不完美，但它顯示了存在問題的領域。

　　4、自動化標準單元遷移（Automating Standard Cell Migration）

　　”現在這些 [方法] 都在使用人工智能來批評人類所做的設計。更令人興奮的是使用 AI 來實際進行設計。我給你舉兩個例子。第一個是我們稱為NVCell的系統，它結合使用模擬退火（simulated annealing ）和強化學習來基本設計我們的標準單元庫。因此，每當我們獲得一項新技術時，比如說我們正在從 7 納米技術轉向 5 納米技術，我們就有了一個cell庫。一個單元就像一個與門和或門，一個全加器。實際上，我們有成千上萬的這些單元必須在新技術中重新設計，并具有一套非常復雜的設計規則，“Dally 說。

　　”我們基本上使用強化學習來放置晶體管。但更重要的是，放置后，通常會出現一堆設計規則錯誤，并且幾乎就像電子游戲一樣。事實上，這正是強化學習所擅長的。一個很好的例子是在 Atari 視頻游戲中使用強化學習。所以這就像一個 Atari 視頻游戲，但它是一個用于修復標準單元中的設計規則錯誤的視頻游戲。通過使用強化學習來檢查和修復這些設計規則錯誤，我們能夠基本完成標準單元的設計。您所看到的（幻燈片）是 92% 的單元庫可以通過此工具完成，沒有設計規則或電氣規則錯誤。其中 12% 比人類設計細胞還小，一般來說，

　　“這對我們有兩件事。一是節省了大量勞動力。這是一個大約 10 人的小組，將花費一年的大部分時間來移植一個新技術庫。現在我們可以用幾個 GPU 運行幾天來做到這一點。然后人類可以處理那些沒有自動完成的 8% 的cell。在許多情況下，我們最終也會得到更好的設計。所以它比人工設計更節省勞動力。”

　　原文鏈接： https://www.hpcwire.com/2022/04/18/nvidia-rd-chief-on-how-ai-is-improving-chip-design/