基于FPGA的SRIO多通道控制系統(tǒng)設計與實現(xiàn)
2023年電子技術應用第1期
薛培1，官劍1，邵春偉2，張鑫剛1，鄭思旭1
1.無錫華普微電子有限公司， 江蘇 無錫 214000；2.中國電子科技集團公司第五十八研究所， 江蘇 無錫 214000
摘要： 在板間互聯(lián)及芯片互聯(lián)方式上，SRIO具有更高的帶寬及實時性。使用MSG（消息）接口的HELLO格式，發(fā)送端采用多接口設計方法，內部采用Round-Robin處理機制，實現(xiàn)了多通道接口在同時發(fā)送數(shù)據(jù)時共用一個SRIO接口的競爭處理；同時封裝為多通道的輸入輸出的方式，支持接口數(shù)量、時鐘域的任意擴展。經(jīng)過測試驗證，該系統(tǒng)最大可實現(xiàn)64個不同時鐘下通道的數(shù)據(jù)收發(fā)，單通道下包和包之間延時最低可到4 μs，在SRIO傳輸應用方向上，具有較好的應用價值。
中圖分類號：TP334.4
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.222857
中文引用格式： 薛培，官劍，邵春偉，等. 基于FPGA的SRIO多通道控制系統(tǒng)設計與實現(xiàn)[J]. 電子技術應用，2023，49(1)：107-113.
英文引用格式： Xue Pei，Guan Jian，Shao Chunwei，et al. Design and implementation of SRIO multiple channel control system based on FPGA[J]. Application of Electronic Technique，2023，49(1)：107-113.
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.222857
中文引用格式： 薛培，官劍，邵春偉，等. 基于FPGA的SRIO多通道控制系統(tǒng)設計與實現(xiàn)[J]. 電子技術應用，2023，49(1)：107-113.
英文引用格式： Xue Pei，Guan Jian，Shao Chunwei，et al. Design and implementation of SRIO multiple channel control system based on FPGA[J]. Application of Electronic Technique，2023，49(1)：107-113.
Design and implementation of SRIO multiple channel control system based on FPGA
Xue Pei1，Guan Jian1，Shao Chunwei2，Zhang Xingang1，Zheng Sixu1
1.Wuxi Hope Microelectronics Co.， Ltd.，Wuxi 214000， China； 2.No.58 Research Institute of China Electronics Technology Group Corporation， Wuxi 214000， China
Abstract： In board and chip interconnection, SRIO(Serail RapidIO) has higher bandwidth and reliability than other protocol. In this paper, the HELLO format of the MSG (message) interface is used to multi-interface design method at the sending end, and the Round-Robin processing mechanism is used internally to realize the competition processing of the multi-channel interface sharing one SRIO interface when sending data at the same time. It supports the arbitrary expansion of the number of interfaces and the clock domain. After testing and verification, the system can realize the data sending and receiving of 64 channels under different clocks at most, and the delay between the single channel and the packet can be as low as 4μs. It has good application value in the direction of SRIO transmission application.
Key words : XILINX；SRIO；multiple-channel；Round-Robin
0 引言
隨著嵌入式系統(tǒng)性能的快速提升，板間互連、板內芯片互連對數(shù)據(jù)帶寬、可靠性、靈活性要求逐步提升，傳統(tǒng)的并行傳輸方式已經(jīng)很難滿足實際的需求。Serial RapidIO(SRIO)高速串行總線協(xié)議，成為一種使用范圍極廣的高速協(xié)議[1]。SRIO是一種基于數(shù)據(jù)包交換的互聯(lián)體系結構，在芯片互聯(lián)、實時視頻傳輸、小型化系統(tǒng)等場合得到了廣泛的使用[2]。
在國內外有關SRIO文獻的研究中，研究較多的有SRIO和FPGA之間通信[3]、FPGA實現(xiàn)多協(xié)議轉換SRIO設計[4]，本文即為研究多協(xié)議接口和SRIO之間的轉換。
本文以XILINX公司FPGA提供的SRIO IP為基礎，設計了多通道發(fā)送和接收控制系統(tǒng)的設計方法，其中發(fā)送通道采用了一種Round-Robin數(shù)據(jù)處理方法，有效控制多通道數(shù)據(jù)同時發(fā)送時可能造成的數(shù)據(jù)擁塞。基于該設計方法而開發(fā)的SRIO多通道控制系統(tǒng)，經(jīng)過仿真與調試，已用于某型號項目通信系統(tǒng)，達到了高帶寬、低延時的效果，具有很好的通道擴展性。
本文詳細內容請下載：http://m.viuna.cn/resource/share/2000005086。
作者信息：
薛培1，官劍1，邵春偉2，張鑫剛1，鄭思旭1
（1.無錫華普微電子有限公司， 江蘇 無錫 214000；2.中國電子科技集團公司第五十八研究所， 江蘇 無錫 214000）
此內容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉載。