--------- PCB板電磁兼容的重要性 ---------

　　產品滿足電磁兼容（EMC）要求，PCB設計應遵循哪些規范？

　　在做產品的過程中可能都遇到過這樣的事情，明明用的是屏蔽機箱，為何電磁兼容實驗卻過不了。這又是什么原因呢？

　　很明顯產品在設計時，只注重機箱的EMC設計，而忽略了PCB板的EMC設計。可能大家都有接觸過一些設備，外殼縫隙和開孔很大，卻通過了EMC測試，有點匪夷所思。由此可見PCB板卡的EMC設計，才是產品EMC設計的核心。

　　PCB·EMC設計是影響產品EMC測試中最重要的一環。

　　--------- PCB板的EMC設計原則 ---------

　　下面分享一些EMC設計經驗給大家：

　　產品電磁兼容性的設計原則，就是一定要在新產品研發階段就進行EMC設計，否則有可能亡羊補牢的機會都沒有。EMC設計是產品開發的重要一環，他可以使效率可以大幅提升，使研發費用最大限度節省。

　　經驗告訴我們，在功能設計的同時進行EMC 設計，到樣板、樣機完成則通過EMC測試，是最省時間和最有經濟效益的。

　　--PCB板EMC設計要點之一：元器件的選擇--

　　（1）主要部件，集成電路的選型應主要考慮，減少輻射騷擾或提高射頻輻射抗干擾能力，盡量選用本身發射小的芯片，工作速率低的器件，多地線腳的芯片（芯片實質就是集成度較高的電路模塊，封裝時多裝地線腳，可以減小高速差模電流環面積S，相應地減小芯片的發射）；

　　（2） 避免使用大功率、高損耗器件，它們往往是大的輻射源，保證所選器件不工作在非線性區，以免產生諧波分量成為干擾源。

　　（3）電路設計除考慮減少輻射騷擾或提高射頻輻射抗干擾能力外，還應考慮電源電路防外部騷擾包括浪涌、快速脈沖群、靜電、電壓跌落、電壓變化等；

　　（4）電路設計或方案應不使數字信號波形產生過沖，應使無用的諧波振蕩幅度最小，使無用的高次諧波成分最少，避免引發強烈的電磁干擾；

　　（5）對集總參數電路，增加阻尼、減小Q值，防止振蕩。

　　--PCB板EMC設計要點之二：布線的設計--

　　（1）盡量減小所有的高速信號及時鐘信號線構成的環路面積，連接線要盡可能短，并使信號線緊鄰地回路；

　　（2）使用小型化器件和多層線路板，多層印制板可緊縮布線空間，高頻特性好，容易實現EMC；

　　（3）印制板層數選擇考慮關鍵信號的屏蔽和隔離要求，先確定所需信號層數，然后考慮成本的前提下，增加地平面和電源層是PCB EMC設計最好的措施之一；

　　（4）印制板分層原理與布置印刷電路、布置排線的原理一樣，元件面下面為地平面，關鍵電源平面與其對應的地平面相鄰，相鄰層的關鍵信號不跨區，所有的信號層特別是高速信號、時鐘信號與地平面相鄰，盡量避免兩信號層相鄰；

　　（5）個別電源層、地層不能作為一個連續的平面時，采用多網孔連接形成地格蜂窩網，有效減小電流環路面積，減小公共阻抗R，加大信號與地層分布電容；

　　（6）線路板布線設計時順序考慮：電源和地/時鐘線/信號線，布線應該短、直、粗、勻，不要直角和突變， 應有“之”字形，用圓角代替尖銳走線，盡可能加寬電源和地的布線，電源和地層的分割，盡量符合微帶線和帶狀線要求；

　　（7）走線盡可能遠離騷擾源，布線考慮鐵氧體材料的使用，預留磁珠和貼片濾波器的位置，以備按需加減。

　　--PCB板EMC要點之三：接地設計--

　　（1）高速信號線路及內部線纜的EMC設計；PCB的EMC設計中也提到供電與接地、高速信號線路的EMC設計，

　　（2）芯片間使用低阻抗地連接（地平面），不同芯片供電腳間阻抗盡量小，芯片供電腳（意思是離芯片供電 腳很近的供電線上）與地間接高頻旁路電容，供電布線預留磁珠和貼片濾波器的位置，以備按需加減；

　　（3）布線、I/O排線的核心原則就是減小電流環面積S,布置排線的原理與印制板分層原理一樣，關鍵電源線與其對應的地線相鄰，所有的信號層特別是高速信號、時鐘信號線與地線相鄰，盡量避免兩信號線相鄰；

　　（4）為避免接地線長度過長（接近λ/4），可采用多點就近接地，接地線高頻阻抗要小；

　　（5）減小電纜的天線效應及減小偶極子天線效應，跨線、I/O排線采用屏蔽性能好的線纜，內導線采用多股雙絞線，使空間場互抵，屏蔽層可作為回線；

　　（6）機內采用屏蔽線防止感應噪聲；

　　（7）波器的輸入輸出線應拉開距離，忌并行走線，以免影響濾波效果；

　　（8）I/O接口注意高速電路阻抗匹配，減小、消除反射；

更多信息可以來這里獲取==>>電子技術應用-AET<<