7月18日消息，據(jù)韓國媒體sedaily報道，三星電子10nm級第六代（1c）DRAM制程的良率已經(jīng)超過50%，計劃導(dǎo)入第六代HBM（HBM4），并在今年下半年量產(chǎn)。

據(jù)了解，1c DRAM 制程節(jié)點約為11～12nm，是10nm級的第六代產(chǎn)品。相較于現(xiàn)行主流的第4代（1a，約14nm）與第5代（1b，約12～13nm）DRAM，1c具備更高密度與更低功耗，芯粒厚度也更薄，有利于在HBM4中堆疊更多層的內(nèi)存顆粒，大幅提升容量與帶寬密度。

目前HBM市場仍由SK海力士與美光主導(dǎo)。SK海力士率先出貨基于1b DRAM制成的HBM4樣品，并掌握HBM3E（第五代HBM）8層與12層市場，美光則緊隨其后。三星則落后很多，雖曾向AMD供應(yīng)HBM3E，但未通過英偉達（NVIDIA）的測試，使其在HBM市場的市占難以提升。

為扭轉(zhuǎn)局勢，三星從去年起全力投入1c DRAM研發(fā)，并由DRAM開發(fā)室長黃相準（音譯）主導(dǎo)重設(shè)計作業(yè)。他指出，1c DRAM性能與良率遲遲未達標的根本原因在于初期設(shè)計構(gòu)架，強調(diào)“不從設(shè)計階段徹底修正，將難以取得進展”。據(jù)悉，該案初期因設(shè)計團隊與制造部門缺乏協(xié)作導(dǎo)致進度受阻，此次由高層介入調(diào)整設(shè)計流程，亦反映三星對重回技術(shù)領(lǐng)先地位的決心。

三星亦擬定積極的市場反攻策略。下半年將計劃供應(yīng)HBM4樣品，并強調(diào)“定制化HBM”為新戰(zhàn)略核心。HBM4允許將邏輯芯片（logic die）與DRAM堆疊整合，通過邏輯晶圓代工制程優(yōu)化整體構(gòu)架，以依照不同應(yīng)用需求提供高效率解決方案。為強化整體性能與整合彈性，三星也導(dǎo)入自研4nm制程，用于量產(chǎn)搭載于HBM4堆疊底部的邏輯芯片（logic die）。

值得一提的是，根據(jù)韓國媒體《The Bell》報導(dǎo)，SK海力士對1c DRAM 的投資相對保守，將重點轉(zhuǎn)向以1b DRAM支持HBM3E與HBM4的量產(chǎn)，預(yù)計要到第七代HBM（ HBM4E）才會導(dǎo)入1c制程。

這也突顯出三星希望通過更早導(dǎo)入先進制程，在技術(shù)節(jié)點上搶得先機。若三星能持續(xù)提升1c DRAM的良率，不僅有助于縮小與競爭對手的差距，也將強化其在AI與高性能計算市場中的供應(yīng)能力與客戶信任。