消費者對采用多媒體嵌入式處理器產品的需求迅速增長，這既要求提高性能又要求降低功耗。但是高性能處理必須增加計算復雜度并加快時鐘速率，如果采用權宜之計的節省功耗設計方案，是很難實現的。我們需要的是一種具有戰略意義的方法來管理功耗，以便在具體的嵌入式應用中優化性能與功耗的關系。利用Blackfin數字信號處理器（DSP）系列產品固有的動態電源管理能力，可以實現這樣的方法。

　　Blackfin DSP是定點、雙16位MAC或雙40位ALU數字信號處理器。它們非常適合于對功耗敏感的多媒體應用，因為它們支持一種多級的電源管理方法，可以根據系統的需求調整性能。下面我們先來看看嵌入式系統中的幾個關鍵的功耗問題考慮，再看看Blackfin處理器系列如何采樣動態電源管理功能來解決這些問題。

　　1. 改變頻率和電壓

　　現代DSP通常適合用于采用CMOS 場效應管（FET）開關的一種處理過程，在穩定的狀態期間要么完全導通，要么完全關斷（漏電流除外）。靜態功耗（處理器空閑時的靜態功耗）通常要比動態功耗低得多，動態功耗是當器件頻繁地開關并且電壓擺動時由于FET負載電容以極高的開關頻率充放電引起的。

　　在

器件的等效負載電容中存儲的電荷量（Q）等于電容乘以其兩端所存儲的電壓（也就是DSP的內核電源電壓，V_core），
　　　　　　Q = CV_core，

　　因為給此電容充電的器件電流定義為電荷對時間的變化率，即動態電流（I_dyn），由下式給出
　　　　　　I_dyn ＝ dQ/dt ＝ C（dV_core/dt）

　　電容器電壓隨時間的變化率dV_core/dt是電容充電速度或放電速度的一種度量。對于給定的時鐘頻率（F），因為最快完成一次充電或放電應發生在一個時鐘周期內。因此
　　　　　　dV_core/dt = V_core(F)
　　　　　　I_dyn = C(dV_core/dt) = CV_coreF

　　最后，動態功耗與V_core×I_dyn成正比，或者
　　　　　　P_dyn ∝ CV_core²F

　　因此很顯然，動態功耗與工作電壓的平方成正比，與工作頻率成正比。所以，如果降低F可以線性地降低動態功耗，而降低V_core可以呈指數地降低功耗（見圖1）。

　　考慮圖1中的應用組合了三種不同的DSP功能，所以它們具有完全不同的性能需求：
　　　　　　F0(x)  1.5 V  300 MHz
　　　　　　F1(y)  1.0 V  100 MHz
　　　　　　F2(z)  1.3 V  225 MHz

　　例如，F0(x)可能是一種視頻處理算法，F1(y)可能是某種監視模式（其中DSP采集數據并進行很少的處理），而F2(z)可能是將壓縮視頻流送出串行端口的過程。

　　當DSP長時間處于監視活動中時，僅僅改變頻率（不改變電壓）對功耗敏感的應用中是很有用的。也就是說，如果DSP正在等待一個外部觸發，它就不需要以最高頻率運行。

　　但是，在某些電池供電應用中，簡單地改變頻率對于節省功耗可能還不夠。例如，如果某應用運行了三部分的代碼，降低其中任何一部分的工作頻率都意味著這部分代碼會花更長的時間去運行。但是如果DSP運行時間加長的話，當三部分代碼都完成時，消耗的總功率是一樣的。例如，如果頻率降低二分之一，代碼會執行兩倍長的時間，所以就不能節省凈功耗。

　　另一方面，通過降低電壓和頻率可以節省相當大的功耗。節省的功耗可以用下式來表征：
　　　　　　P_R/P_N=(F_CR/F_CN)(V_DDR/V_DDN)²(T_FR/T_FN)

　　其中：
　　* P_R/P_N表示降低功耗與標稱功耗的比率
　　* F_CN表示標稱內核的時鐘頻率
　　* F_CR表示降低內核的時鐘頻率
　　* V_DDN表示標稱內部電源電壓
　　* V_DDR表示降低內部電源電壓
　　* T_FR/表示以F_CR頻率運行的持續時間
　　* T_FN表示以F_CN頻率運行的持續時間

　　例如，圖2示出了具有如下特性的一種情況：
　　* F_CN = 300 MHz
　　* F_CR = 100 MHz
　　* V_DDN = 1.5 V
　　* V_DDR = 1.0 V
　　* T_FR = 3
　　* T_FN = 1

　　因此
　　(P_R/P_N) = (100/300)(1.0/1.5)² ×(3/1) = 0.44（功耗節省了56%）

　　G1和G2是在DSP上運行的函數。

　　例2用了雙倍運行時間，但是節省了功耗56％。

　　兩例中的G1工作條件相同，但是G2的工作電壓分別為1V和1.5V，因此功耗下降比率為 (1.0/1.5)²。

　　因為Blackfin DSP不僅具有可設置的工作頻率，而且允許內核電壓根據頻率變化而變化，所以以降低的頻率和降低的電壓運行某一部分代碼時可以節省功耗，即使執行時間會變長。在ADSP-21532上可以自動進行電 壓頻率的轉變，而對于ADSP-21535,需要遵循一種簡單的順序。當然，重要的是記住，開發商必需保證在任何系統時鐘改變期間與外部系統連接的外圍通道的完整性。

　　一個視頻電話應用示出了如何通過改變工作頻率和工作電壓來顯著延長電池壽命的能力。例如，如果僅僅在視頻連接期間需要最高性能（最大內核時鐘頻率），那么在使用電話僅用于語音處理的時候可以將內核頻率降低到某個預先設定值。對于僅注重附加功能而對時間不敏感的操作（例如，個人管理器），可以進一步降低頻率。在Blackfin DSP上每一次改變PLL頻率都在40ms內完成。

　　Blackfin 時鐘產生單元

　　時鐘產生單元包括鎖相環路（PLL）和相關的控制電路，是Blackfin DSP中動態電源管理的一個完整單元。其中的PLL是高度可編程的，從而允許用戶動態地控制處理器的特性和功耗。

　　圖3示出ADSP-21532時鐘產生單元的簡單框圖。輸入晶體或振蕩器信號（10MHz~33MHz）施加到CLKIN引腳。用一個可選的1倍~31倍倍頻器作用這個信號以便產生VCO頻率。然后，獨立的A驅動器和B驅動器各自產生內核時鐘（CCLK）和系統或

外圍設備時鐘（SCLK）頻率。控制邏輯保證系統時鐘頻率不會超過內核時鐘頻率。

　　采用本方法的最大優勢在于CCLK和SCLK在工作期間可以改變，幾乎沒有什么時間周期開銷。因此，設計工程師無需兩次考慮改變時鐘頻率以便滿足其代碼不同部分的不同性能需求。從設計工程師的角度來看，結果可以線性地節省動態功耗，不會增加任何實現上的成本。

　　時鐘產生單元的另一個特點就是它可以被旁路以便允許CLKIN信號直接連接到CCLK。這種能力允許在不頻繁地工作期間采用很低頻率的CCLK，以便進一步降低總功耗。

　　2. 靈活的電源管理模式

　　許多應用都包含一組工作模式，其顯著區別在于不同的處理需求。考慮圖4所示的系統，其中電池供電的傳感器包含一個DSP，用作中央處理器。DSP的其中某個外圍設備可能用于采樣周圍環境的參數。在這種需要極低處理功耗的模式A中，該DSP可能只是讀取零星的遙測數據分組。當它已經讀取了足夠的數據可以調用某種計算的算法時，該DSP隨后就進入模式B——需要大量處理的計算模式。還有可能同時存在模式C，以便在沒有傳感器信號和不需要處理時提供超低功耗。

　　Blackfin DSP具有四種不同的工作模式（對應于四種不同的功耗分析），提供可選的性能和功耗特性。表1總結了每種模式的工作特性。

　　全速工作模式

　　全速工作模式是Blackfin處理器的最高性能模式。在這種工作狀態下，處理器和所有允許的外圍設備都以全速運行。PLL是允許的，所以CCLK以CLKIN的倍頻運行。

　　有效工作模式

　　在有效工作模式下，PLL允許，但是被旁路，所以CCLK直接來自于CLKIN。因為CLKIN源自外部振蕩器輸入，不會超過33 MHz，所以這種模式可以顯著節省功耗。此時系統時鐘（SCLK）頻率也會降低，因為它永遠不會超過CCLK。在這種模式下PLL被繞開，所以改變PLL的倍頻系數是很安全的；但是，這種改變要直到DSP回到全速工作模式下才能奏效。在有效工作模式下， PLL不僅可以被旁路——它也可以被禁止，以便進一步節省功耗。

　　休眠模式

　　休眠模式由于禁止CCLK使得DSP內核空閑，所以顯著降低了功耗。但是，SCLK仍然是允許的，因此二級存儲器L2和外圍設備中仍然可以進行數據轉移。為了從休眠模式中退出，Blackfin提供一種DSP內核喚醒功能，其工作獨立于內核的事件控制器。

　　深度休眠模式

　　深度休眠模式由于禁止PLL, CCLK和SCLK，所以最大地節省功耗。在這種模式下，處理器內核和所有的外圍設備都被禁止，除了實時時鐘（RTC）以外。在深度休眠模式下，DEEP_SLEEP輸出引腳是可用的，以便允許外部功耗模式控制。深度休眠模式只能通過RTC中斷或者硬件復位事件才能退出。RTC中斷使得處理器轉變為有效工作模式；硬件復位起動硬件復位時序。

　　3. 獨立的功耗域

　　Blackfin DSP支持多種功耗域，包括專用的鎖相環功耗域，可用很小的鈕扣電池供電的實時時鐘（RTC），以及用于各種外圍設備的獨立域。內核處理器也有自己的功耗域。采用多種功耗域提供最大的靈活性，同時保證與市場上可提供的多種器件之間的直接連通性，例如SDRAM和SRAM存儲器。如圖5所示，獨立的功耗域允許改變Blackfin DSP的內核電壓，無需中斷與外部器件的連接。這是一個很重要的優勢，因為——如上面提到的——處理器消耗的功率與其工作電壓的平方成正比。

　　4. 采用高效的處理器體系結構

　　對于給定應用降低功耗的另外一種經常被忽視的方法是為該應用選擇一種高效的處理器體系結構。 這種結構特性，例如特殊指令和快速的存儲器結構，由于減少總的算法執行時間而顯著降低功耗。另外，注重功耗的應用使高效的結構化算法極為重要，從而利用固有的體系結構特點，例如硬件環路緩沖和指令數據高速緩存。重要的是應該認識到復雜的算法通常會增加功耗，因為它們會占用較多的資源。如果算法經過優化，它就會執行較少的指令。完成算法所有步驟的速度越快，內核電壓和頻率就會降低得越快。

　　在支持可以選擇禁止無用功能單元（例如片內存儲器、外圍設備、時鐘等）的體系結構中，可以進一步降低功耗。

　　Blackfin DSP允許動態安排每個外圍設備的時鐘輸入時序，從而提供附加的功率控制能力。這樣就允許更加精細地控制功耗。而且，內部時鐘僅僅連接到器件的允許工作部分。例如，在ADSP-21535中，256kB的片內二級存儲器L2由8個32kB的存儲器組構成。這些存儲器組僅當它們被訪問時才提供時鐘，這個特性可以顯著節省功耗。

　　5. 分析工具

　　還有另外一種優化功耗的方法，Blackfin VisualDSP++工具套件可以分析應用程序以便確定一種算法每個部分的精確處理需求。這種分析工具允許系統設計工程師實時地定量分

析任何給定代碼段需要消耗的時間。如果在電池供電應用中采用這種方法，那么其內核和系統頻率，以及內核電壓，都可以進行修改以便達到完成該任務所需最小功耗的最佳匹配。

　　6. 智能電壓調節

　　從ADSP-21532開始，Blackfin DSP提供內置內核電壓調節。首款Blackfin DSP器件ADSP-21535需要一片外部電源管理芯片才允許動態控制內核電壓。ADP3053是一種支持ADSP-21535的電源管理的輔助芯片。該DSP使用3個引腳來控制由ADP3053提供的功率水平。ADP3053允許100 mV的內核電壓步長增量，從0.9 V增加到1.5 V。另外，ADP3053還為PLL提供低噪聲電源。

　　結論

　　使用DSP的設計工程師無須為了性能而犧牲功耗。有很多方法幫助他們來平衡這些經常會發生沖突的要求。通過從戰略上研究電源管理，而非權宜性的，就可以顯著節省功耗。Blackfin DSP系統為實現低功耗、高性能的嵌入式應用提供了一種優良的平臺。