引言：

在RS-485網絡（以下簡稱為485網絡）中，經常需要多臺主機控制多臺從機。當多臺主機同時發送數據時，將發生競爭冒險。本文采用可重觸發單穩態觸發器74123作為延時控制，設計了一款多主機485網絡中避免RS-485總線（以下簡稱為485總線）競爭冒險、保持數據完整性的模塊。經過長時間測試，多主機發送數據在485總線上發生競爭冒險的概率降至0.1%以下，取得了顯著的效果。

RS-485網絡綜述

RS-485是一種符合工業通訊標準的數據傳輸總線，它是美國電子工業協會（EIA）制定的平衡發送、差分接收的標準異步串行總線。RS-485傳輸數據線路少，易于

實現和擴展，傳輸距離遠，最大傳輸距離可達1200米；它的通訊速率高，數據最高傳輸速率為10Mbps；它從根本上消除了信號地線，具有很強的抗干擾能力。它易于實現一對多點的通訊，接口總線上可連接32個站點，加中繼器后可達255個站點。

競爭冒險

RS-485為半雙工接口，采用雙向單信道通信方式。在485網絡中，同一個時刻只能有一個站點發送數據，其它站點處于接收狀態，以免發生485總線競爭冒險。

485網絡中，一臺主機控制多臺從機，采用主/從通信方式，從機不主動發送數據。每次通信均從主機發起，不會出現485總線競爭冒險。在有些工業現場，需要多臺主機同時控制從機，如果將主機與從機直接互連，每臺主機發送數據為主動的且隨機的，直接互連勢必出現兩臺以上主機同時發送數據的情況，數據同時發送到485總線上，造成485總線競爭冒險。為了避免此錯誤的發生，在多臺主機與485總線之間分別加入一個模塊，使多臺主機在同一個時刻只能有一臺主機數據發送到485總線上，屏蔽其它主機發送信號。屏蔽原則：在空閑狀態下，第一個發送數據的主機不屏蔽，在該主機發送數據結束之前，屏蔽其它主機發送的數據。這樣有效地降低了485總線競爭冒險的概率。

硬件設計

本設計采用74123可重觸發單穩態觸發器構成屏蔽信號電路，監聽485總線數據，當485總線空閑時，主機發送數據可以通過485芯片輸出到485總線上；當485總線有數據時，自動屏蔽該主機發送的數據，待485總線空閑時，該主機發送端的數據方可輸送到485總線上。下面先簡單介紹一下74123芯片和485芯片，然后詳細介紹硬件設計原理。

74123為雙可重觸發單穩態觸發器（有清除端）。其管腳圖如下圖：

RS-485接口芯片（以下簡稱為485芯片）有兩個控制使能端，接收使能端/RE和發送使能端DE。其中/RE為低電平有效，DE為高電平有效。將/RE和DE短接，用一個控制信號即可控制接收和發送兩種狀態。/RE和DE為“1”時，發送端接通，數據通過DI腳發送到485總線上；/RE和DE為“0”時，接收端接通，如果485總線上有數據，則通過485芯片轉換，有RO腳輸出高低電平信號。

圖2中自動流向控制電路IC1（以下簡稱IC1）從DataI信號采集，輸出控制485芯片的/RE和DE端。空閑時，DataI保持高電平，IC1輸出低電平，485芯片處于接收狀態；當DataI有數據時，IC1輸出控制信號，使485芯片輸出端接通，DataI信號輸送到485總線上；當DataI數據傳輸結束后，DataI保持高電平，IC1輸出低電平，485芯片轉為接收狀態。

圖3所示電路是在圖2的基礎上加入可重觸發單穩態觸發器電路IC2（以下簡稱IC2）。

當空閑時，即DataI保持高電平、485總線空閑，即485總線上無數據（A為“1”、B為“0”），此時IC1輸出低電平，經過“與”門IC3（以下簡稱IC3）輸出低電平控制485芯片的/RE和DE端，485芯片保持接收狀態，DataO保持高電平，IC2的負脈沖輸出端/Q輸出高電平。

當485總線上有數據輸入、DataI空閑時，485芯片處于接收狀態，DataO有數據，IC2電路被觸發，負脈沖輸出端/Q輸出低電平，IC3被鎖住持續輸出低電平，485芯片保持接收狀態。直到485總線上連續數據包傳輸結束之前，IC2連續被觸發，負脈沖輸出端/Q一直輸出低電平，485芯片一直保持接收狀態。在此過程中，DataI有數據輸入時，因為485芯片處于接收狀態，DataI數據被屏蔽，485總線數據不受輸入端DataI數據的干擾，即不會發生競爭冒險，保證總線數據的完整性。當485總線連續數據包發送結束后，IC2負脈沖輸出端/Q低電平脈沖結束，恢復到高電平，IC3輸出端隨IC1輸出信號變化，即485芯片收發直接由IC1控制，此時DataI有數據時，可以經過485芯片輸送到485總線上。

當485總線無數據、DataI有數據輸入時，此時DataO保持高電平，IC1從DataI采集到電平信號，輸出控制信號，使485芯片輸出端接通，DataI數據輸出到485總線上。直到DataI連續數據包發送結束之前，485芯片一直處于發送狀態。因為DataO保持高電平，IC2的負脈沖輸出端/Q保持高電平，485芯片的控制端/RE和DE直接由IC1輸出控制。當DataI連續數據包結束后，IC1輸出低電平，485芯片轉為接收狀態。

通過調節IC2電路的R和C值可控制/Q輸出的負脈沖的脈寬tW。當C≥1000pF時， tW=K·R·C

其中K為常數，與外界溫度及外接電容C有關，在0.2～0.6間選擇。

當C≤1000pF時,tW估計值如下： tW=6+0.05C(pF)+0.45R(kΩ)C+11.6R

圖4為模塊硬件電路原理圖。左側與主機485接口連接，右側連接485總線。

圖5為兩臺主機與兩臺從機組成的485網絡。其中主機與485總線之間經過圖4中的模塊連接。從機不主動發送數據，每次通信均從主機端發起。開始時485總線空閑，即兩臺主機與兩臺從機均沒有發送數據，此時模塊I和模塊II及兩臺從機的485接口芯片均處于接收狀態。

某一時刻起，主機I開始發送數據，兩臺從機收到數據，同時模塊II收到數據，將主機II發送端屏蔽。在主機I數據沒有發送結束之前，模塊II一直接收485總線數據，持續屏蔽主機II發送端。直到主機I數據發送結束后，模塊II自動解除主機II發送端的屏蔽。在主機I發送數據過程中，兩臺從在等待數據發送結束后才返回數據，所以兩臺從機不發送數據；主機II隨時可能發送數據，由于模塊II在檢測到485總線上有數據屏蔽了主機II的發送端，所以485總線上只有一個站點——主機I在發送數據，避免了發生競爭冒險，保證了主機I發送的數據的完整性。同理當485總線空閑時，由主機II發起的一次通信過程中，模塊I自動屏蔽主機I的發送端，避免了發生競爭冒險，保證主機II發送數據的完整性。

從機在接到主機命令后，返回數據過程中，模塊I和模塊II自動屏蔽發送端。從機發送結束后，485總線空閑，模塊I和模塊II自動解除發送端的屏蔽，等待下一次通信。

 圖5中僅在主機與485總線之間連接了此模塊，如果從機數量比較多，為了防止兩臺以上從機同時發送數據，在從機與485總線之間接入此模塊，確保在同一時刻485總線上只有一個站點發送數據，其它站點處于接收狀態。

結束語

在多主機的485網絡中，接入本文設計的模塊，通過總線上數據信號屏蔽主機發送信號，使總線傳輸數據不受影響，解決了主機隨機發送數據發生總線競爭冒險，大大提高了RS-485總線通信的質量。

參考文獻

【1】閻石主編．數字電子技術基礎（第4版）．北京：高等教育出版社，2001
【2】康華光主編．電子技術基礎（第3版）．北京：高等教育出版社，1988
【3】劉必虎，沈建國編著．數字邏輯電路．北京：科學出版社，2000
【4】電子工程手冊編委會，集成電路手冊分編委會編．標準集成電路數據手冊 TTL電路（增補本）．北京：電子工業出版社，1994
【5】【美】Jan Axelson．Serial Port Complete Programming and Circuits for RS-232 and RS-485 Links and Networks．北京：中國電力出版社，2001