基于FPGA的LVDS無(wú)時(shí)鐘數(shù)據(jù)傳輸方案設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大小：643 K
標(biāo)簽： FPGA 無(wú)時(shí)鐘傳輸 LVDS
所需積分：0分積分不夠怎么辦？
文檔介紹：針對(duì)離線式彈載數(shù)據(jù)采集存儲(chǔ)設(shè)備小型化需求，設(shè)計(jì)了一種基于FPGA的LVDS(Low-Voltage Differential Signaling)無(wú)時(shí)鐘高速數(shù)據(jù)傳輸系統(tǒng)。在不外掛接口芯片的情況下，用板載時(shí)鐘代替差分時(shí)鐘，僅使用一對(duì)差分管腳即可完成一路LVDS無(wú)時(shí)鐘數(shù)據(jù)傳輸，系統(tǒng)中數(shù)據(jù)接口較多時(shí)可以很大程度上減少板卡體積。通過(guò)提高FPGA內(nèi)部SERDES(Serializer-Deserializer)反串行化比例以及數(shù)據(jù)進(jìn)行8B/10B編碼解決鑒相器失效的問(wèn)題，并以此為板載時(shí)鐘提供準(zhǔn)確的相位信息來(lái)對(duì)齊串行數(shù)據(jù)和模擬時(shí)鐘，最后按照模擬時(shí)鐘將串行LVDS數(shù)據(jù)反序列化，從而達(dá)到板載時(shí)鐘代替LVDS隨路時(shí)鐘的目的，以此實(shí)現(xiàn)基于FPGA無(wú)隨路時(shí)鐘的LVDS高速傳輸。試驗(yàn)表明，該系統(tǒng)能夠可靠、有效工作，具備一定工程實(shí)用價(jià)值。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。
主站蜘蛛池模板： 17videosex性欧美 | 国内精品视频在线观看 | 小明台湾成人永久免费看看 | 18videosex性vr日 | 女性爽爽影院免费观看麻豆 | 午夜国产精品免费观看 | 青春久久 | 免费中文字幕视频 | 在线看欧美日韩中文字幕 | 在线天堂中文在线资源网 | 日本免费黄网 | 亚洲综合第一欧美日韩中文 | 一级毛片无遮挡免费全部 | 2018天天夜夜 | 久草网免费 | 国产综合视频在线观看一区 | 久久99国产亚洲高清观看首页 | 亚洲成综合人影院在院播放 | 日韩一区二区视频在线观看 | 亚洲一区在线视频 | 亚洲国产成人精品一区91 | 国产精品亚洲精品日韩已满 | 爽爽在线 | 福利网站在线观看 | 香蕉网在线观看 | 亚洲欧美在线综合一区二区三区 | 亚洲天天做日日做天天看2018 | 日韩美一区二区 | 欧美视频在线一区二区三区 | 日产免费自线一二 | 91精品一区二区三区在线播放 | 欧美亚洲天堂 | 黄网站色 | 国产精久久一区二区三区 | 香港一级纯黄大片 | 欧美最新一区二区三区四区 | 国产你懂的视频 | 天天综合网天天综合色 | 欧美伊人久久综合网 | 欧美激情影音先锋 | 性免费视频 |