一種片上系統(tǒng)復(fù)位電路的設(shè)計 | |
所屬分類:參考設(shè)計 | |
上傳者:aet | |
文檔大小:513 K | |
標(biāo)簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:設(shè)計了一種片上系統(tǒng)(SoC)復(fù)位電路。該電路能對外部輸入信號進行同步化處理以抑制亞穩(wěn)態(tài),采用多級D觸發(fā)器進行濾波提升抗干擾能力,并且控制產(chǎn)生系統(tǒng)所需的復(fù)位時序以滿足軟硬件協(xié)同設(shè)計需求。同時,完成了可測性設(shè)計(DFT)。基于Xilinx spartan-6 FPGA進行了驗證。結(jié)果表明該電路可以抑制90 ?滋s以下的外部干擾信號,并能正確產(chǎn)生系統(tǒng)所需的復(fù)位信號。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2