歐盟(E.U.)最近啟動(dòng)一項(xiàng)為期三年的“為下一代高性能CMOS SoC技術(shù)整合III-V族納米半導(dǎo)體”(INSIGHT)研發(fā)計(jì)劃，這項(xiàng)研發(fā)經(jīng)費(fèi)高達(dá)470萬(wàn)美元的計(jì)劃重點(diǎn)是在標(biāo)準(zhǔn)的互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS)上整合III-V族電晶體通道。其最終目的則在于符合未來(lái)的5G規(guī)格要求，以及瞄準(zhǔn)頻寬更廣、影像解析度更高的雷達(dá)系統(tǒng)。
除了IBM (瑞士)，該計(jì)劃將由德國(guó)弗勞恩霍夫應(yīng)用固態(tài)物理研究所Fraunhofer IAF、法國(guó)LETI、瑞典隆德大學(xué)(Lund University)、英國(guó)格拉斯哥大學(xué)(University of Glasgow)以及愛(ài)爾蘭丁鐸爾國(guó)家研究所(Tyndall National Institute)等組織聯(lián)手進(jìn)行。
采用IBM模板輔助選擇性外延(TASE)技術(shù)制造的單晶結(jié)構(gòu)圖——矽晶部份是綠色，III-V族半導(dǎo)體以紅色表示
(來(lái)源：IBM)
以IBM與隆德大學(xué)為主導(dǎo)的這項(xiàng)計(jì)劃可分為兩個(gè)階段，IBM專(zhuān)注于傳統(tǒng)平面電晶體原型與III-V族通道，而隆德大學(xué)則將深入研究垂直III-V族電晶體通道的可用性。
“首先，合作夥伴們將先共同確定水平或垂直電晶體原型是否最具有遠(yuǎn)景，”IBM的科學(xué)家Lukas Czornomaz介紹，“接著，我們將聯(lián)手在三年計(jì)劃屆滿(mǎn)以前推出一款射頻(RF)測(cè)試電路，例如功率放大器(PA)。”
IBM 有信心其平面方法將可發(fā)揮效用，因?yàn)樵摴疽呀?jīng)在一份去年發(fā)表的研究報(bào)告(該報(bào)告主題為IBM Scientists Present III-V Epitaxy and Integration to Go Below 14nm)中證實(shí)了這一途徑在14nm及其后的可行性。
IBM 的制程途徑是透過(guò)其所謂的“模板輔助選擇性外延”(TASE)技術(shù)。研究人員在矽基板上得以相容前閘極(gate-first) CMOS的理想III-V族電晶體通道所在位置生長(zhǎng)氧化物銅絲。接著再用III-V材料涂布納米線，使其僅在1納米級(jí)或埃級(jí)的區(qū)域接觸基板。最后，研究人 員從III-V涂布納米線內(nèi)部移去氧化層，因而使III-V族納米管電晶體通道準(zhǔn)確地位于正確位置。
(a)采用IBM技術(shù)整合于矽晶上的III-V族半導(dǎo)體橫截面圖。由堆疊斷層組成的晶種區(qū)(b,c)存在較多缺陷，而遠(yuǎn)離晶種區(qū)域可觀察到完美晶格結(jié)構(gòu)——未與矽晶匹配的部份僅8%，呈現(xiàn)完全松弛的III-V結(jié)構(gòu)(d,e)
IBM預(yù)期，毫米波(mmWave)的RF性能功耗水準(zhǔn)比目前更低得多，不僅可用于促進(jìn)5G進(jìn)展，同時(shí)還可用于認(rèn)知電腦、下一代物聯(lián)網(wǎng)(IoT)以及基于云端的支援平臺(tái)。
INSIGHT 計(jì)劃的既定目標(biāo)在于使CMOS擴(kuò)展到超越7nm節(jié)點(diǎn)以后，從而開(kāi)啟一個(gè)以超高性能SoC服務(wù)為基礎(chǔ)的全新應(yīng)用范圍。除了IBM與隆德大學(xué)，包括 Fraunhofer、LETI、格拉斯哥大學(xué)與丁鐸爾國(guó)家研究所等其他合作夥伴也分別為這項(xiàng)計(jì)劃貢獻(xiàn)在III-V族CMOS方面的專(zhuān)業(yè)知識(shí)與技術(shù)。歐盟 (E.U.)最近啟動(dòng)一項(xiàng)為期三年的“為下一代高性能CMOS SoC技術(shù)整合III-V族奈米半導(dǎo)體”(INSIGHT)研發(fā)計(jì)劃，這項(xiàng)研發(fā)經(jīng)費(fèi)高達(dá)470萬(wàn)美元的計(jì)劃重點(diǎn)是在標(biāo)準(zhǔn)的互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS)上整合III-V族電晶體通道。其最終目的則在于符合未來(lái)的5G規(guī)格要求，以及瞄準(zhǔn)頻寬更廣、影像解析度更高的雷達(dá)系統(tǒng)。
除了IBM (瑞士)，該計(jì)劃將由德國(guó)弗勞恩霍夫應(yīng)用固態(tài)物理研究所Fraunhofer IAF、法國(guó)LETI、瑞典隆德大學(xué)(Lund University)、英國(guó)格拉斯哥大學(xué)(University of Glasgow)以及愛(ài)爾蘭丁鐸爾國(guó)家研究所(Tyndall National Institute)等組織聯(lián)手進(jìn)行。
采用IBM模板輔助選擇性外延(TASE)技術(shù)制造的單晶結(jié)構(gòu)圖——矽晶部份是綠色，III-V族半導(dǎo)體以紅色表示
(來(lái)源：IBM)
以IBM與隆德大學(xué)為主導(dǎo)的這項(xiàng)計(jì)劃可分為兩個(gè)階段，IBM專(zhuān)注于傳統(tǒng)平面電晶體原型與III-V族通道，而隆德大學(xué)則將深入研究垂直III-V族電晶體通道的可用性。
“首先，合作夥伴們將先共同確定水平或垂直電晶體原型是否最具有遠(yuǎn)景，”IBM的科學(xué)家Lukas Czornomaz介紹，“接著，我們將聯(lián)手在三年計(jì)劃屆滿(mǎn)以前推出一款射頻(RF)測(cè)試電路，例如功率放大器(PA)?！?/p>
IBM 有信心其平面方法將可發(fā)揮效用，因?yàn)樵摴疽呀?jīng)在一份去年發(fā)表的研究報(bào)告(該報(bào)告主題為IBM Scientists Present III-V Epitaxy and Integration to Go Below 14nm)中證實(shí)了這一途徑在14nm及其后的可行性。
IBM 的制程途徑是透過(guò)其所謂的“模板輔助選擇性外延”(TASE)技術(shù)。研究人員在矽基板上得以相容前閘極(gate-first) CMOS的理想III-V族電晶體通道所在位置生長(zhǎng)氧化物銅絲。接著再用III-V材料涂布納米線，使其僅在1納米級(jí)或埃級(jí)的區(qū)域接觸基板。最后，研究人 員從III-V涂布納米線內(nèi)部移去氧化層，因而使III-V族納米管電晶體通道準(zhǔn)確地位于正確位置。
(a)采用IBM技術(shù)整合于矽晶上的III-V族半導(dǎo)體橫截面圖。由堆疊斷層組成的晶種區(qū)(b,c)存在較多缺陷，而遠(yuǎn)離晶種區(qū)域可觀察到完美晶格結(jié)構(gòu)——未與矽晶匹配的部份僅8%，呈現(xiàn)完全松弛的III-V結(jié)構(gòu)(d,e)
IBM預(yù)期，毫米波(mmWave)的RF性能功耗水準(zhǔn)比目前更低得多，不僅可用于促進(jìn)5G進(jìn)展，同時(shí)還可用于認(rèn)知電腦、下一代物聯(lián)網(wǎng)(IoT)以及基于云端的支援平臺(tái)。
INSIGHT 計(jì)劃的既定目標(biāo)在于使CMOS擴(kuò)展到超越7nm節(jié)點(diǎn)以后，從而開(kāi)啟一個(gè)以超高性能SoC服務(wù)為基礎(chǔ)的全新應(yīng)用范圍。除了IBM與隆德大學(xué)，包括 Fraunhofer、LETI、格拉斯哥大學(xué)與丁鐸爾國(guó)家研究所等其他合作夥伴也分別為這項(xiàng)計(jì)劃貢獻(xiàn)在III-V族CMOS方面的專(zhuān)業(yè)知識(shí)與技術(shù)。