文獻標識碼: A
DOI:10.16157/j.issn.0258-7998.182726
中文引用格式: 劉魁,劉健,管增倫,等. 基于DSP+FPGA+CPLD的電力電子設備通用控制器[J].電子技術應用,2019,45(4):122-126,134.
英文引用格式: Liu Kui,Liu Jian,Guan Zenglun,et al. General controller of power electronic equipment based on DSP+FPGA+CPLD[J]. Application of Electronic Technique,2019,45(4):122-126,134.
0 引言
隨著電力電子技術的不斷發展以及工業用電設備對電能質量需求的不斷提高,越來越多的復雜拓撲結構、大容量系統、高安全穩定性的電力電子設備得到研究并應用到眾多實際工程實踐。針對多種電力電子拓撲結構不同工程應用實際,其相應的控制、保護系統同樣越來越趨于復雜化和多樣化。先進處理器的控制系統是現代電力電子設備的核心部件[1-3],以DSP為代表的傳統處理器控制系統在中低壓電力電子設備控制和保護中已有廣泛的應用,并且取得了良好的控制效果。但在高壓大功率電力電子設備控制系統的應用上,傳統DSP控制器還存在不足。首先是AD采樣通道和PWM信號輸出通道數量有限,難以滿足拓撲結構復雜的大功率電力電子設備的檢測和控制要求;其次是由于DSP芯片在運行中復位在所難免,復位期間無法對電力電子設備進行有效控制與保護;最后是傳統DSP控制器無法對輸出PWM信號進行有效檢測與識別,且PWM信號出錯后無法立即采取閉鎖等保護措施。
然而,DSP作為專門用于數字信號處理的微處理器,在條件進程、復雜的多算法計算方面具有獨特優勢[4-5],可以在控制系統中增加FPGA和CPLD彌補其不足[6-8]。FPGA具有強大的并行處理能力和多時鐘頻率等優點[9-10], 能完成復雜的時序邏輯設計,實現高速、高頻的AD采樣和PWM信號輸出控制及通道擴展[11-12]。而CPLD則可高速檢測PWM輸出信號并且在PWM信號出錯故障情況下瞬時啟動系統閉鎖功能,提高系統控制的可靠性[13-14]。因此,將DSP、FPGA和CPLD高效結合并以此來設計控制系統,對高壓大功率電力電子設備進行可靠、全面的控制和保護具有重要意義。
基于上述背景,本文提出一套適用于高壓大功率電力電子設備通用型控制控制器。該控制器采用主控制板與其他插件板相分隔的分板塊硬件系統結構,結合了DSP、FPGA、CPLD各自性能特點的同時兼顧了通用性;提出了多時間尺度控保融合的軟件設計方案,分別從系統級、器件級、信號級三個層面實現對設備的控制和保護,以滿足眾多高壓大功率電力電子設備對控制與保護的要求。
1 系統整體方案設計
針對高壓大功率電力電子設備的安全可靠性要求較高、控制算法較為復雜、控制與檢測信號量較多等特點,本文以DSP+FPGA+CPLD為核心,結合高性能外圍器件和高速接口,設計了一種主控制器與外圍插件板分離的硬件方案。
該系統集高速算法運行、快速輸入輸出接口、多時間尺度控保融合于一體,對不同結構和功率等級電力電子裝置的算法執行、繼電保護配置都有較強的適應性。基于DSP+FPGA+CPLD的電力電子設備通用控制器系統方案如圖1所示。
2 系統硬件設計方案
2.1 系統主要器件選型
控制器系統選用高性能器件提高電力電子設備控制的高效性和安全可靠性,同時結合拆分板塊的結構設計增加系統應用的通用性。其中,DSP采用TI公司的高速浮點型芯片TMS32028335,其具備最高150 MHz主頻、32位高精度浮點處理單元、6通道直接存儲器訪問通道(DMA)、充足的RAM和Flash存儲容量、程序與數據分離的哈佛流水結構,可以滿足大多數電力電子設備的算法運算需求;FPGA采用Xilinx公司Spartan6系列的XC6SLX45T,其擁有43 661個邏輯單元、54 576個觸發器、最大358個用戶I/O引腳數、最大2 088 Kb的Block RAM模塊,方便實現接口擴展與采樣控制;CPLD選擇Xilinx公司的XC95144,其包括最快111 MHz的時鐘頻率、最大133個用戶I/O引腳、7.5 ns的管腳相對延時、片內編程信息斷電不丟失等特點,能夠較為可靠地完成電力電子設備PWM信號的檢測與故障閉鎖功能;AD采樣芯片采用Analog Device公司的AD7606芯片,其參數為:8通道16位采樣精度和200 kS/s ADC,可以滿足絕大部分電力電子設備的信號采樣精度需求。
2.2 系統板塊功能介紹
由圖1可知,控制器主要分為包含DSP、FPGA和CPLD的主控制板,PWM輸入和輸出的PWM_I/O板,A/D轉換和D/A轉換的AD/DA板,開關量輸入和輸出的開關量I/O板,包含多個開關電源模塊的電源板,以及負責上述各個板塊間連接的母板幾部分。其中,各個功能板塊電路模塊設計固定,除主控制板、電源板和母板外,PWM_I/O板、AD/DA板、開關量I/O板均可根據控制對象需求進行板塊數量增加。
主控制板為整個控制器核心。其中DSP及其相應外圍電路實現復雜控制算法執行、事件記錄、與上位機通信、D/A轉換輸出以及部分開關量輸入輸出等核心控制與系統級保護功能;FPGA及其相應外圍電路主要控制高速A/D采樣與轉換、PWM信號的發生以及PWM信號的輸出與接收等器件級控制功能;CPLD及其相應外圍電路完成對FPGA產生的PWM信號的高速檢測,并在PWM信號輸出正確時輸出使能信號完成PWM信號向開關器件的傳輸,否則閉鎖PWM信號輸出,并向FPGA和DSP進行反饋,FPGA停止PWM信號發生和輸出,DSP進行事件記錄并輸出告警信號。主控制板是整個控制器實現對電力電子設備的多時間尺度控保融合的核心板塊。圖2所示為控制器控保融合方案設計。
PWM_I/O板是控制器輸出核心控制信號的轉換通道。其中光纖發射器HFBR1528T及其相應外圍電路完成將FPGA輸出的PWM電信號轉換成PWM光信號,并在收到輸出使能信號后向開關器件驅動電路輸出PWM光信號;光纖接收器HFBR2528R及其外圍電路則負責將接收到光信號轉換成電信號,并輸入值FPGA。PWM_I/O板是控制器實現PWM信號的輸出、檢測以及故障閉鎖的關鍵板塊。
AD/DA板為控制器關鍵控制信號與反饋信號的變換通道。其中由二極管、電阻、電容、放大器構成的濾波及運放電路實現對外部傳感器輸入的電壓信號的濾波與放大,將帶采樣信號變換為0~±10 V的電壓信號,并輸入至主控制板;同樣由二極管、電阻、電容、放大器構成的運放電路實現對主控制板產生的小功率模擬信號進行放大并輸出。AD/DA板是控制器實現閉環控制的關鍵環節。
開關量I/O板是控制器與緊急停機、設備狀態指示燈等外部開關量相連接的通道。當外部開關量信號輸入控制器時,經板上TLP521光電隔離模塊后轉換小電量信號輸入主控制板;當控制器開關量信號輸出時,經板上繼電器模塊控制外部器件。
電源板是將外部輸入220 V AC電源轉換成其他板塊所需要的5 V、±15 V、24 V等直流電源的模塊。外部220 V AC電源輸入控制器時,經板上雙節電磁干擾(Electromagnetic Interference,EMI)濾波器濾除高次諧波后,輸入給板上各個開關電源模塊轉換成相應的直流電源。
母板是將上述各個板塊進行有效連接的板塊。母板與其他板塊之間采用96 pin歐式連接器進行連接。母板的存在使得當控制器應用于需求不同的電力電子設備時只需重新設計母板進行直接擴展PWM_I/O板、AD/DA板、開關量I/O板操作。
3 系統軟件設計方案
控制器系統根據DSP、FPGA、CPLD各自特點,采用了基于DSP的毫秒級控保方案、基于FPGA的微秒級控保方案和基于CPLD的納秒級保護方案相融合的多時間尺度一體化軟件設計。
3.1 DSP軟件設計
DSP軟件主要完成電力電子設備核心算法運算、與上位機通信以及事件記錄等功能,其程序可分為主程序部分和定時中斷服務子程序部分。
主程序包括初始化和主循環兩大部分。控制器上電或復位后,首先執行串口和數組初始化程序,然后進行開關量自檢和AD通道的自檢。若自檢正常則進行初始化定時器操作,否則執行故障處理程序,并輸出告警信號。初始化完成后進入主循環程序,主要包括與上位機通信、看門狗設置、等待設備運行等流程。DSP軟件主程序流程如圖3所示。
中斷程序主要完成中斷自檢、對來自FPGA的AD采樣值讀入與平均值計算、開關量讀入、通信定值轉換、保護程序執行、控制算法運算、波形參數(占空比或正弦波)輸出以及事件記錄。中斷程序的執行周期可根據實際設備需求進行修改。DSP中斷程序流程如圖4所示。
3.2 FPGA軟件設計
FPGA軟件主要為基于多時鐘頻率下并行處理的高速AD采樣控制和PWM信號的輸出全數字化實現。
基于芯片AD7606采樣轉換時序的AD采樣控制主要包括AD同步信號生成、AD復位信號生成、AD轉換信號生成、AD轉換完成信號輸出、AD信號讀取等流程。圖5所示為以FPGA主頻40 MHz、10 kHz采樣頻率為例的AD轉換信號生成流程圖。
PWM信號輸出數字化實現方法為:利用計數器累加完成同步信號PWMSNYC的發生,同步信號的頻率為電力電子設備的開關頻率。同步信號的數字化生成及其軟件仿真結果如圖6所示。
3.3 CPLD軟件設計
CPLD軟件主要是對FPGA生成的PWM信號進行高速檢測,并在故障時進行閉鎖。具體實現方法為:FPGA在產生PWM信號輸出時,同時作為CPLD的輸入信號,CPLD程序對輸入信號進行高速邏輯判斷:若判斷輸入信號正常,則輸出使能信號,完成PWM信號向開關器件的輸出;否則輸出閉鎖信號,閉鎖PWM信號輸出,并向DSP和FPGA輸出告警信號。
4 實驗驗證與結果分析
為驗證本設計的可行性,在大型礦車制動能量回收與利用裝置(以下簡稱“該裝置”)上運用了本控制器。
該裝置是利用雙向Boost-Buck變換電路結合超級電容和蓄電池實現礦車制動能量的回收的節能裝置。圖7所示為礦車驅動系統與該裝置主電路拓撲結構圖。
該裝置直流母線電容為超級電容組,從左向右,當該裝置吸收制動電流時,濾波電感L1、開關器件S1和S2構成Boost升壓電路,開關器件S3和S4、濾波電感L2構成Buck降壓電路;從右向左,當該裝置釋放蓄電池電能時,濾波電感L2、開關器件S3和S4構成Boost升壓電路,開關器件S1和S2、濾波電感L1構成Buck降壓電路。控制開關器件S1、S2、S3和S4的通斷即可實現對礦車制動能量的回收與利用。在車載實驗中,對該裝置進行了若干功能性實驗和保護動作實驗。圖8所示為部分實驗波形,圖8(a)為蓄電池充電實驗,此時直流母線電壓為1 500 V,充電電流為20 A;圖8(b)為蓄電池放電實驗,此時直流母線電壓為1 500 V,放電電流為50 A。
由實驗結果可知,基于DSP+FPGA+CPLD的電力電子設備通用控制器可以有效地控制大型礦車制動能量回收與利用裝置實現對礦車制動能量的回收與再利用。
5 結論
本文針對傳統DSP控制系統在大功率電力電子設備應用中的不足,結合DSP、FPGA、CPLD三類主流控制芯片各自的特點,提出了一種適用于高壓大功率電力電子設備的DSP+FPGA+CPLD的通用型控制器設計方案,并通過實際裝置實驗驗證了本設計的可行性。其主要特點和優勢如下:
(1)分析了大功率電力電子設備的控制需求,設計了主控制板與其他插件板相分離的硬件系統,方便應對不同控制對象時的插件板擴展;
(2)基于多時間尺度控保融合的軟件設計理念,分別根據系統級、器件級和信號級的時間尺度提出了DSP、FPGA和CPLD軟件設計流程;
(3)在大型礦車制動能量回收與利用裝置上應用了本設計,實驗波形證明本控制器設計的可行性。
參考文獻
[1] 王寶誠,王煒,杜會元,等.一種新穎的單電源級聯型多電平逆變器[J].中國電機工程學報,2013(30):10-17.
[2] 郭偉峰,楊世彥,楊威,等.基于DSP-FPGA全數字控制的并聯有源電力濾波器[J].電工技術學報,2007,22(5):123-127.
[3] 王素娥,胡益成,張一西.基于DSP的電力諧波發生器設計[J].電子技術應用,2016,42(3):137-140.
[4] 高紅霞,劉曉樂.電力諧波檢測改進算法在DSP上的應用與實現[J].電子技術應用,2015,41(4):125-128.
[5] 張衛豐,余岳輝.基于RTW的SVPWM DSP控制系統[J].電工技術學報,2007(3):102-106.
[6] 吳瑕杰,方輝,宋文勝,等.一種基于DSP-FPGA的輔助逆變器核心控制系統[J].電機與控制學報,2015(5):58-66.
[7] 刁利軍,董侃,趙雷廷,等.基于雙DSP-FPGA架構的城軌列車電力牽引控制系統[J].電工技術學報,2014,29(1):174-180.
[8] 王平,高陽,王林泓,等.基于DSP與FPGA的實時電能質量監測終端系統[J].電力系統保護與控制,2012,40(12):125-129.
[9] 許赟,鄒云屏,陳偉,等.FPGA-DSP實現混合級聯多電平變換器的高性能PWM控制[J].高電壓技術,2009,35(5):1038-1043.
[10] 張凱華,任勇峰,賈興中.基于FPGA的高速數據存儲系統優化設計[J].電子技術應用,2014,40(9):37-40.
[11] 劉喜梅,陳亞斐,覃慶良,等.基于DSP和FPGA的LVDS高速串行通信方案設計[J].電子測量技術,2016,39(7):178-182.
[12] 牟昱東,張建文,朱淼,等.基于FPGA的模塊化通用型電力電子控制平臺[J].電力電子技術,2016,50(8):106-108.
[13] 劉健,尹項根,張哲,等.高壓大功率三電平逆變器的SPWM數字化技術研究[J].中國電機工程學報,2008(27):35-41.
[14] 侯慧,游大海,尹項根.基于DSP的微機型繼電保護抗干擾研究[J].電力自動化設備,2006(4):4-7.
作者信息:
劉 魁1,劉 健1,管增倫2,劉如成3
(1.武漢工程大學 電氣信息學院,湖北 武漢430200;2.中國中煤能源集團有限公司,北京100120;
3.中煤平朔集團有限公司,山西 朔州036002)