0 引言

    隨著電力電子技術(shù)的不斷發(fā)展以及工業(yè)用電設(shè)備對電能質(zhì)量需求的不斷提高，越來越多的復(fù)雜拓?fù)浣Y(jié)構(gòu)、大容量系統(tǒng)、高安全穩(wěn)定性的電力電子設(shè)備得到研究并應(yīng)用到眾多實際工程實踐。針對多種電力電子拓?fù)浣Y(jié)構(gòu)不同工程應(yīng)用實際，其相應(yīng)的控制、保護(hù)系統(tǒng)同樣越來越趨于復(fù)雜化和多樣化。先進(jìn)處理器的控制系統(tǒng)是現(xiàn)代電力電子設(shè)備的核心部件^[1-3]，以DSP為代表的傳統(tǒng)處理器控制系統(tǒng)在中低壓電力電子設(shè)備控制和保護(hù)中已有廣泛的應(yīng)用，并且取得了良好的控制效果。但在高壓大功率電力電子設(shè)備控制系統(tǒng)的應(yīng)用上，傳統(tǒng)DSP控制器還存在不足。首先是AD采樣通道和PWM信號輸出通道數(shù)量有限，難以滿足拓?fù)浣Y(jié)構(gòu)復(fù)雜的大功率電力電子設(shè)備的檢測和控制要求；其次是由于DSP芯片在運行中復(fù)位在所難免，復(fù)位期間無法對電力電子設(shè)備進(jìn)行有效控制與保護(hù)；最后是傳統(tǒng)DSP控制器無法對輸出PWM信號進(jìn)行有效檢測與識別，且PWM信號出錯后無法立即采取閉鎖等保護(hù)措施。

    然而，DSP作為專門用于數(shù)字信號處理的微處理器，在條件進(jìn)程、復(fù)雜的多算法計算方面具有獨特優(yōu)勢^[4-5]，可以在控制系統(tǒng)中增加FPGA和CPLD彌補(bǔ)其不足^[6-8]。FPGA具有強(qiáng)大的并行處理能力和多時鐘頻率等優(yōu)點^[9-10]， 能完成復(fù)雜的時序邏輯設(shè)計，實現(xiàn)高速、高頻的AD采樣和PWM信號輸出控制及通道擴(kuò)展^[11-12]。而CPLD則可高速檢測PWM輸出信號并且在PWM信號出錯故障情況下瞬時啟動系統(tǒng)閉鎖功能，提高系統(tǒng)控制的可靠性^[13-14]。因此，將DSP、FPGA和CPLD高效結(jié)合并以此來設(shè)計控制系統(tǒng)，對高壓大功率電力電子設(shè)備進(jìn)行可靠、全面的控制和保護(hù)具有重要意義。

    基于上述背景，本文提出一套適用于高壓大功率電力電子設(shè)備通用型控制控制器。該控制器采用主控制板與其他插件板相分隔的分板塊硬件系統(tǒng)結(jié)構(gòu)，結(jié)合了DSP、FPGA、CPLD各自性能特點的同時兼顧了通用性；提出了多時間尺度控保融合的軟件設(shè)計方案，分別從系統(tǒng)級、器件級、信號級三個層面實現(xiàn)對設(shè)備的控制和保護(hù)，以滿足眾多高壓大功率電力電子設(shè)備對控制與保護(hù)的要求。

1 系統(tǒng)整體方案設(shè)計

    針對高壓大功率電力電子設(shè)備的安全可靠性要求較高、控制算法較為復(fù)雜、控制與檢測信號量較多等特點，本文以DSP+FPGA+CPLD為核心，結(jié)合高性能外圍器件和高速接口，設(shè)計了一種主控制器與外圍插件板分離的硬件方案。

    該系統(tǒng)集高速算法運行、快速輸入輸出接口、多時間尺度控保融合于一體，對不同結(jié)構(gòu)和功率等級電力電子裝置的算法執(zhí)行、繼電保護(hù)配置都有較強(qiáng)的適應(yīng)性。基于DSP+FPGA+CPLD的電力電子設(shè)備通用控制器系統(tǒng)方案如圖1所示。

2 系統(tǒng)硬件設(shè)計方案

2.1 系統(tǒng)主要器件選型

    控制器系統(tǒng)選用高性能器件提高電力電子設(shè)備控制的高效性和安全可靠性，同時結(jié)合拆分板塊的結(jié)構(gòu)設(shè)計增加系統(tǒng)應(yīng)用的通用性。其中，DSP采用TI公司的高速浮點型芯片TMS32028335，其具備最高150 MHz主頻、32位高精度浮點處理單元、6通道直接存儲器訪問通道(DMA)、充足的RAM和Flash存儲容量、程序與數(shù)據(jù)分離的哈佛流水結(jié)構(gòu)，可以滿足大多數(shù)電力電子設(shè)備的算法運算需求；FPGA采用Xilinx公司Spartan6系列的XC6SLX45T，其擁有43 661個邏輯單元、54 576個觸發(fā)器、最大358個用戶I/O引腳數(shù)、最大2 088 Kb的Block RAM模塊，方便實現(xiàn)接口擴(kuò)展與采樣控制；CPLD選擇Xilinx公司的XC95144，其包括最快111 MHz的時鐘頻率、最大133個用戶I/O引腳、7.5 ns的管腳相對延時、片內(nèi)編程信息斷電不丟失等特點，能夠較為可靠地完成電力電子設(shè)備PWM信號的檢測與故障閉鎖功能；AD采樣芯片采用Analog Device公司的AD7606芯片，其參數(shù)為：8通道16位采樣精度和200 kS/s ADC，可以滿足絕大部分電力電子設(shè)備的信號采樣精度需求。

2.2 系統(tǒng)板塊功能介紹

    由圖1可知，控制器主要分為包含DSP、FPGA和CPLD的主控制板，PWM輸入和輸出的PWM_I/O板，A/D轉(zhuǎn)換和D/A轉(zhuǎn)換的AD/DA板，開關(guān)量輸入和輸出的開關(guān)量I/O板，包含多個開關(guān)電源模塊的電源板，以及負(fù)責(zé)上述各個板塊間連接的母板幾部分。其中，各個功能板塊電路模塊設(shè)計固定，除主控制板、電源板和母板外，PWM_I/O板、AD/DA板、開關(guān)量I/O板均可根據(jù)控制對象需求進(jìn)行板塊數(shù)量增加。

    主控制板為整個控制器核心。其中DSP及其相應(yīng)外圍電路實現(xiàn)復(fù)雜控制算法執(zhí)行、事件記錄、與上位機(jī)通信、D/A轉(zhuǎn)換輸出以及部分開關(guān)量輸入輸出等核心控制與系統(tǒng)級保護(hù)功能；FPGA及其相應(yīng)外圍電路主要控制高速A/D采樣與轉(zhuǎn)換、PWM信號的發(fā)生以及PWM信號的輸出與接收等器件級控制功能；CPLD及其相應(yīng)外圍電路完成對FPGA產(chǎn)生的PWM信號的高速檢測，并在PWM信號輸出正確時輸出使能信號完成PWM信號向開關(guān)器件的傳輸，否則閉鎖PWM信號輸出，并向FPGA和DSP進(jìn)行反饋，F(xiàn)PGA停止PWM信號發(fā)生和輸出，DSP進(jìn)行事件記錄并輸出告警信號。主控制板是整個控制器實現(xiàn)對電力電子設(shè)備的多時間尺度控保融合的核心板塊。圖2所示為控制器控保融合方案設(shè)計。

    PWM_I/O板是控制器輸出核心控制信號的轉(zhuǎn)換通道。其中光纖發(fā)射器HFBR1528T及其相應(yīng)外圍電路完成將FPGA輸出的PWM電信號轉(zhuǎn)換成PWM光信號，并在收到輸出使能信號后向開關(guān)器件驅(qū)動電路輸出PWM光信號；光纖接收器HFBR2528R及其外圍電路則負(fù)責(zé)將接收到光信號轉(zhuǎn)換成電信號，并輸入值FPGA。PWM_I/O板是控制器實現(xiàn)PWM信號的輸出、檢測以及故障閉鎖的關(guān)鍵板塊。

    AD/DA板為控制器關(guān)鍵控制信號與反饋信號的變換通道。其中由二極管、電阻、電容、放大器構(gòu)成的濾波及運放電路實現(xiàn)對外部傳感器輸入的電壓信號的濾波與放大，將帶采樣信號變換為0~±10 V的電壓信號，并輸入至主控制板；同樣由二極管、電阻、電容、放大器構(gòu)成的運放電路實現(xiàn)對主控制板產(chǎn)生的小功率模擬信號進(jìn)行放大并輸出。AD/DA板是控制器實現(xiàn)閉環(huán)控制的關(guān)鍵環(huán)節(jié)。

    開關(guān)量I/O板是控制器與緊急停機(jī)、設(shè)備狀態(tài)指示燈等外部開關(guān)量相連接的通道。當(dāng)外部開關(guān)量信號輸入控制器時，經(jīng)板上TLP521光電隔離模塊后轉(zhuǎn)換小電量信號輸入主控制板；當(dāng)控制器開關(guān)量信號輸出時，經(jīng)板上繼電器模塊控制外部器件。

    電源板是將外部輸入220 V AC電源轉(zhuǎn)換成其他板塊所需要的5 V、±15 V、24 V等直流電源的模塊。外部220 V AC電源輸入控制器時，經(jīng)板上雙節(jié)電磁干擾(Electromagnetic Interference，EMI)濾波器濾除高次諧波后，輸入給板上各個開關(guān)電源模塊轉(zhuǎn)換成相應(yīng)的直流電源。

    母板是將上述各個板塊進(jìn)行有效連接的板塊。母板與其他板塊之間采用96 pin歐式連接器進(jìn)行連接。母板的存在使得當(dāng)控制器應(yīng)用于需求不同的電力電子設(shè)備時只需重新設(shè)計母板進(jìn)行直接擴(kuò)展PWM_I/O板、AD/DA板、開關(guān)量I/O板操作。

3 系統(tǒng)軟件設(shè)計方案

    控制器系統(tǒng)根據(jù)DSP、FPGA、CPLD各自特點，采用了基于DSP的毫秒級控保方案、基于FPGA的微秒級控保方案和基于CPLD的納秒級保護(hù)方案相融合的多時間尺度一體化軟件設(shè)計。

3.1 DSP軟件設(shè)計

    DSP軟件主要完成電力電子設(shè)備核心算法運算、與上位機(jī)通信以及事件記錄等功能，其程序可分為主程序部分和定時中斷服務(wù)子程序部分。

    主程序包括初始化和主循環(huán)兩大部分。控制器上電或復(fù)位后，首先執(zhí)行串口和數(shù)組初始化程序，然后進(jìn)行開關(guān)量自檢和AD通道的自檢。若自檢正常則進(jìn)行初始化定時器操作，否則執(zhí)行故障處理程序，并輸出告警信號。初始化完成后進(jìn)入主循環(huán)程序，主要包括與上位機(jī)通信、看門狗設(shè)置、等待設(shè)備運行等流程。DSP軟件主程序流程如圖3所示。

    中斷程序主要完成中斷自檢、對來自FPGA的AD采樣值讀入與平均值計算、開關(guān)量讀入、通信定值轉(zhuǎn)換、保護(hù)程序執(zhí)行、控制算法運算、波形參數(shù)（占空比或正弦波）輸出以及事件記錄。中斷程序的執(zhí)行周期可根據(jù)實際設(shè)備需求進(jìn)行修改。DSP中斷程序流程如圖4所示。

3.2 FPGA軟件設(shè)計

    FPGA軟件主要為基于多時鐘頻率下并行處理的高速AD采樣控制和PWM信號的輸出全數(shù)字化實現(xiàn)。

    基于芯片AD7606采樣轉(zhuǎn)換時序的AD采樣控制主要包括AD同步信號生成、AD復(fù)位信號生成、AD轉(zhuǎn)換信號生成、AD轉(zhuǎn)換完成信號輸出、AD信號讀取等流程。圖5所示為以FPGA主頻40 MHz、10 kHz采樣頻率為例的AD轉(zhuǎn)換信號生成流程圖。

    PWM信號輸出數(shù)字化實現(xiàn)方法為：利用計數(shù)器累加完成同步信號PWMSNYC的發(fā)生，同步信號的頻率為電力電子設(shè)備的開關(guān)頻率。同步信號的數(shù)字化生成及其軟件仿真結(jié)果如圖6所示。

3.3 CPLD軟件設(shè)計

    CPLD軟件主要是對FPGA生成的PWM信號進(jìn)行高速檢測，并在故障時進(jìn)行閉鎖。具體實現(xiàn)方法為：FPGA在產(chǎn)生PWM信號輸出時，同時作為CPLD的輸入信號，CPLD程序?qū)斎胄盘栠M(jìn)行高速邏輯判斷：若判斷輸入信號正常，則輸出使能信號，完成PWM信號向開關(guān)器件的輸出；否則輸出閉鎖信號，閉鎖PWM信號輸出，并向DSP和FPGA輸出告警信號。

4 實驗驗證與結(jié)果分析

    為驗證本設(shè)計的可行性，在大型礦車制動能量回收與利用裝置(以下簡稱“該裝置”)上運用了本控制器。

    該裝置是利用雙向Boost-Buck變換電路結(jié)合超級電容和蓄電池實現(xiàn)礦車制動能量的回收的節(jié)能裝置。圖7所示為礦車驅(qū)動系統(tǒng)與該裝置主電路拓?fù)浣Y(jié)構(gòu)圖。

    該裝置直流母線電容為超級電容組，從左向右，當(dāng)該裝置吸收制動電流時，濾波電感L₁、開關(guān)器件S₁和S₂構(gòu)成Boost升壓電路，開關(guān)器件S₃和S₄、濾波電感L₂構(gòu)成Buck降壓電路；從右向左，當(dāng)該裝置釋放蓄電池電能時，濾波電感L₂、開關(guān)器件S₃和S₄構(gòu)成Boost升壓電路，開關(guān)器件S₁和S₂、濾波電感L₁構(gòu)成Buck降壓電路。控制開關(guān)器件S₁、S₂、S₃和S₄的通斷即可實現(xiàn)對礦車制動能量的回收與利用。在車載實驗中，對該裝置進(jìn)行了若干功能性實驗和保護(hù)動作實驗。圖8所示為部分實驗波形，圖8（a）為蓄電池充電實驗，此時直流母線電壓為1 500 V，充電電流為20 A；圖8（b）為蓄電池放電實驗，此時直流母線電壓為1 500 V，放電電流為50 A。

    由實驗結(jié)果可知，基于DSP+FPGA+CPLD的電力電子設(shè)備通用控制器可以有效地控制大型礦車制動能量回收與利用裝置實現(xiàn)對礦車制動能量的回收與再利用。

5 結(jié)論

    本文針對傳統(tǒng)DSP控制系統(tǒng)在大功率電力電子設(shè)備應(yīng)用中的不足，結(jié)合DSP、FPGA、CPLD三類主流控制芯片各自的特點，提出了一種適用于高壓大功率電力電子設(shè)備的DSP+FPGA+CPLD的通用型控制器設(shè)計方案，并通過實際裝置實驗驗證了本設(shè)計的可行性。其主要特點和優(yōu)勢如下：

    (1)分析了大功率電力電子設(shè)備的控制需求，設(shè)計了主控制板與其他插件板相分離的硬件系統(tǒng)，方便應(yīng)對不同控制對象時的插件板擴(kuò)展；

    (2)基于多時間尺度控保融合的軟件設(shè)計理念，分別根據(jù)系統(tǒng)級、器件級和信號級的時間尺度提出了DSP、FPGA和CPLD軟件設(shè)計流程；

    (3)在大型礦車制動能量回收與利用裝置上應(yīng)用了本設(shè)計，實驗波形證明本控制器設(shè)計的可行性。

參考文獻(xiàn)

[1] 王寶誠，王煒，杜會元，等.一種新穎的單電源級聯(lián)型多電平逆變器[J].中國電機(jī)工程學(xué)報，2013(30)：10-17.

[2] 郭偉峰，楊世彥，楊威，等.基于DSP-FPGA全數(shù)字控制的并聯(lián)有源電力濾波器[J].電工技術(shù)學(xué)報，2007，22(5)：123-127.

[3] 王素娥，胡益成，張一西.基于DSP的電力諧波發(fā)生器設(shè)計[J].電子技術(shù)應(yīng)用，2016，42(3)：137-140.

[4] 高紅霞，劉曉樂.電力諧波檢測改進(jìn)算法在DSP上的應(yīng)用與實現(xiàn)[J].電子技術(shù)應(yīng)用，2015，41(4)：125-128.

[5] 張衛(wèi)豐，余岳輝.基于RTW的SVPWM DSP控制系統(tǒng)[J].電工技術(shù)學(xué)報，2007(3)：102-106.

[6] 吳瑕杰，方輝，宋文勝，等.一種基于DSP-FPGA的輔助逆變器核心控制系統(tǒng)[J].電機(jī)與控制學(xué)報，2015(5)：58-66.

[7] 刁利軍，董侃，趙雷廷，等.基于雙DSP-FPGA架構(gòu)的城軌列車電力牽引控制系統(tǒng)[J].電工技術(shù)學(xué)報，2014，29(1)：174-180.

[8] 王平，高陽，王林泓，等.基于DSP與FPGA的實時電能質(zhì)量監(jiān)測終端系統(tǒng)[J].電力系統(tǒng)保護(hù)與控制，2012，40(12)：125-129.

[9] 許赟，鄒云屏，陳偉，等.FPGA-DSP實現(xiàn)混合級聯(lián)多電平變換器的高性能PWM控制[J].高電壓技術(shù)，2009，35(5)：1038-1043.

[10] 張凱華，任勇峰，賈興中.基于FPGA的高速數(shù)據(jù)存儲系統(tǒng)優(yōu)化設(shè)計[J].電子技術(shù)應(yīng)用，2014，40(9)：37-40.

[11] 劉喜梅，陳亞斐，覃慶良，等.基于DSP和FPGA的LVDS高速串行通信方案設(shè)計[J].電子測量技術(shù)，2016，39(7)：178-182.

[12] 牟昱東，張建文，朱淼，等.基于FPGA的模塊化通用型電力電子控制平臺[J].電力電子技術(shù)，2016，50(8)：106-108.

[13] 劉健，尹項根，張哲，等.高壓大功率三電平逆變器的SPWM數(shù)字化技術(shù)研究[J].中國電機(jī)工程學(xué)報，2008(27)：35-41.

[14] 侯慧，游大海，尹項根.基于DSP的微機(jī)型繼電保護(hù)抗干擾研究[J].電力自動化設(shè)備，2006(4)：4-7.

作者信息:

劉  魁1，劉  健1，管增倫2，劉如成3

（1.武漢工程大學(xué) 電氣信息學(xué)院，湖北 武漢430200；2.中國中煤能源集團(tuán)有限公司，北京100120；

3.中煤平朔集團(tuán)有限公司，山西 朔州036002）