2020年3月31日，中國廣州-全球增長最快的可編程邏輯公司-廣東高云半導體科技股份有限公司（以下簡稱“高云半導體”）今日宣布，高云半導體自主研發的邏輯綜合工具Gowin Synthesis支持VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）硬件描述語言流程綜合。
VHDL語言誕生于1982年，最初是由美國國防部開發出來供美軍用來提高設計可靠性和縮減開發周期的一種使用范圍較小的設計語言。1987年，VHDL被IEEE確認為標準硬件描述語言。VHDL和Verilog是當前電子系統硬件行為描述領域最主流的兩種語言。此前，Gowin Synthesis已支持Verilog/System Verilog語言的全流程編譯綜合。
“VHDL語言的支持進一步完善了高云自主開發的綜合工具對傳統RTL語言的編譯支持，也進一步滿足了用戶在各類開發需求下的不同語言編譯或混合編譯需求。”高云半導體軟件資深總監劉建華博士表示，“高云自主研發的綜合工具自發布一年多以來，在編譯質量和用戶體驗上已經受到了很多客戶的好評，也有很多用戶在自己的設計開發過程中將Gowin Synthesis作為默認首選的綜合工具，相信此次VHDL流程的支持，將為我們更多的用戶帶來更大的便利！”
VHDL編譯的支持，在完善Gowin Synthesis編譯流程的同時，也進一步完善了高云FPGA開發的整個工具鏈，高云將持續為用戶提供更加快速的器件支持、更優質的編譯結果和更好的用戶體驗。云源設計軟件1.9.5版本將支持上述最新的邏輯綜合工具，同時延續Synplify Pro的支持。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。