隨著半導體行業的發展以及5G元年的到來， FPGA（Field Programmable Gate Array，現場可編程門陣列）儼然成為推動這兩個產業發展的基礎動力。依托大規模FPGA的ASIC驗證平臺以支持IC設計應用，成為各個IC設計企業升級產品實力的有力途徑。
　　近日，科通芯城旗下服務于芯片產業的技術服務平臺－－「硬蛋創新」聯手國內領先的軟件外包服務提供商，Newtouch新致軟件，推出了基于基于賽靈思Virtex? UltraScale? FPGA及Virtex? UltraScale＋? FPGA 系列的超大規模ASIC驗證平臺。該平臺目前已被國內多家IC設計公司所采用，以加速物聯網應用進程和集成電路產業發展。
　　IC產業強勁增勢引發驗證平臺市場激增
　　在國家政策和產業基金的推動下，與芯片制造分列產業上下游的IC設計面對5G， 人工智能、物聯網等各種需求，順勢走向風口。據中國半導體行業協會發布數據顯示，2020年中國集成電路設計產業銷售額預計為3819．4億元，比2019年的3084．9億元同比增長23．8％。
　　然而，芯片設計正如建筑師建筑高樓大廈一樣，在正式奠基動土之前，需要通過建模測試其大樓設計的結構強度、抗風防震、結構強度等各種參數一樣，芯片和系統開發者也需要在流片或者大規模ASIC 量產前對設計進行嚴格的“原型驗證”，看其是否能夠滿足實際應用場景需求。而兼具廣泛應用驗證且可重構的FPGA，就是傳統上芯片驗證的基礎器件。
　　作為FPGA發明者和全球龍頭企業賽靈思公司的中國本土代理商，科通芯城「硬蛋創新」高度關注IC 設計千億藍海市場背后的平臺驗證潛力，聯合 Newtouch新致這一擁有20余年軟件研發經驗的IT解決方案與服務合作伙伴，面向激增的芯片驗證需求成功開發了基于賽靈思FPGA的超大規模ASIC驗證平臺。
　　加速芯片設計應用進程
　　Newtouch超大規模ASIC驗證平臺第一代，基于賽靈思20nm Virtex? UltraScale? VU440芯片，擁有高達48個GTH高速接口、456對I／O數，DDR4存儲容量高達32GB。在設計上可實現單塊VU440及多塊VU440的自由系統組合，滿足不同驗證要求。截至目前，該平臺已被上百家IC設計公司采用。
　　新一代驗證平臺NE－VU19P－LSI則搭載16nm工藝的Virtex? UltraScale? XCVU19P芯片，擁有有史以來單顆芯片最高邏輯密度和最大I／O數量。面向ASIC原型驗證及大規模SoC的開發時，可縮短芯片設計時間，加速芯片面世進程。Newtouch董事兼總經理陸嘉鋆先生表示，VU19P平臺可兼容賽靈思官網各種接口小板，發揮了更大的通用性，為最高級的ASIC和SoC技術原型驗證和仿真提供了有力的支撐，可應用于AI、5G、汽車等領域。賽靈思核心市場事業部（ CMG）銷售總監沈超先生強烈推薦此平臺，他說：“擁有更高I／O性能、靈活性和信號處理帶寬的賽靈思 FPGA，在測試測量市場一直處于領導地位。隨著IC集成度的持續提高，芯片設計驗證面臨越來越多的挑戰，Newtouch新致基于賽靈思16nm全球最大邏輯容量UltraScale＋ VU19P的ASIC驗證平臺，可以通過靈活選用1片、2片或者4片VU19P不同組合，支持各種不同復雜度的IC驗證，是解決各種驗證難題的理想選擇”。
　　在此過程中，科通芯城旗下「硬蛋創新」平臺在芯片供貨、技術支持上積極溝通、快速反應，提供了強大支撐。為助力中國IC設計，「硬蛋創新」與Newtouch新致華桑電子達成戰略合作， 以推動該FPGA平臺實現更廣泛的應用。截至目前，此驗證平臺已被國內多家IC設計公司采用。
　　持續助力芯片產業升級
　　近年來，「硬蛋創新」不斷加強芯片應用設計、營銷服務，截至目前已服務全球50％以上的高端芯片供貨商。
　　當前，隨著我國5G基建進程加快，FPGA有望在通訊領域迎來新一波強增長動能?！赣驳皠撔隆拐幼泷R力，不斷加強自身芯片應用方案設計、芯片營銷等服務能力。為了讓聚焦芯片產業創新的初創型企業獲得更長足的發展，在坪山科創局政策、基金引入、優化創新創業環境等多方位、深層次的扶持下，「硬蛋創新」于2019年在深圳坪山設立“坪山硬蛋創新空間孵化器”，其也是該區唯一一家專注于集成電路及人工智能方向的孵化平臺。目前，已有近20家芯片相關的創新創業企業入駐。
　　未來，「硬蛋創新」將繼續發揮其在芯片應用方案設計及營銷等核心優勢，攜手多年來積累的上游超全球50％的高端芯片供應商以及下游數以萬計的AIOT企業，持續為我國芯片產業及物聯網發展注入強力支撐。