多態(tài)性PCIE橋擴展芯片的設(shè)計和硅后驗證
2023年電子技術(shù)應(yīng)用第2期
鄧佳偉，王琪，張梅娟，張明月，楊楚瑋
中國電子科技集團公司第五十八研究所， 江蘇 無錫 214060
摘要： 作為主流的總線協(xié)議，PCIE（Peripheral Component Interconnect Express）總線的應(yīng)用場景越來越豐富，連接的外圍設(shè)備也越來越多。而無論桌面還是嵌入式的通用處理器上，PCIE控制器數(shù)量有限，同時很多PCIE橋芯片的功能也很局限。為此設(shè)計出一款具備多態(tài)性的PCIE擴展橋芯片來擴展處理器PCIE處理能力。該芯片的多通路、高通量、多態(tài)性的屬性有效彌補了傳統(tǒng)處理器PCIE能力不足的缺點。方案通過硅后驗證方法，確定了芯片的可行性和穩(wěn)定性，方案也為后續(xù)具備更多通路和屬性的PCIE擴展芯片提供了設(shè)計思路。
中圖分類號：TN401
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223026
中文引用格式： 鄧佳偉，王琪，張梅娟，等. 多態(tài)性PCIE橋擴展芯片的設(shè)計和硅后驗證[J]. 電子技術(shù)應(yīng)用，2023，49(2)：20-25.
英文引用格式： Deng Jiawei，Wang Qi，Zhang Meijuan，et al. Design and post-silicon verification of polymorphic PCIE bridge expansion chip[J]. Application of Electronic Technique，2023，49(2)：20-25.
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223026
中文引用格式： 鄧佳偉，王琪，張梅娟，等. 多態(tài)性PCIE橋擴展芯片的設(shè)計和硅后驗證[J]. 電子技術(shù)應(yīng)用，2023，49(2)：20-25.
英文引用格式： Deng Jiawei，Wang Qi，Zhang Meijuan，et al. Design and post-silicon verification of polymorphic PCIE bridge expansion chip[J]. Application of Electronic Technique，2023，49(2)：20-25.
Design and post-silicon verification of polymorphic PCIE bridge expansion chip
Deng Jiawei，Wang Qi，Zhang Meijuan，Zhang Mingyue，Yang Chuwei
The No.58 Research Institute of China Electronics Technology Group Corporation， Wuxi 214060， China
Abstract： As a mainstream bus protocol, the application scenarios of PCIE(Peripheral Component Interconnect Express) bus are more and more abundant, and the peripheral devices connected on the bus are also increasing. On both desktop and embedded general-purpose processors, the number of PCIE controllers is limited, and the functions of many PCIE bridge chips are also very limited. A polymorphic PCIE expansion bridge chip is designed to extend the processor's processing capability. The chip's multi-channel, high-throughput, polymorphic attributes effectively make up for the shortcomings of the traditional PCIE processor. The scheme determines the feasibility and the stability of the chip through the post-silicon verification method, and also provides a designed idea suitable for the follow-up PCIE extended chip.
Key words : PCIE bridge；functional verification；polymorphism；chip；chip design
0 引言
PCIE是一種高速串行計算機擴展總線標準，由Intel在2001年提出，旨在替換老舊的PCI、PCI-X的總線標準。
PCIE屬于高速串行點對點雙通道高帶寬傳輸，所連接的設(shè)備分配獨享通道帶寬，不貢獻總線帶寬，主要支持主動電源管理、錯誤報告、端對端的可靠性傳輸、熱插拔等功能。PCIE有多種規(guī)格,從PCIE x1到x32。
芯片流片完成后，硅后系統(tǒng)測試開始，驗證人員依照系統(tǒng)集成的順序從底層單元開始測試。驗證前，需將芯片測試開發(fā)板結(jié)合起來，或?qū)⑿酒?qū)動程序編程到開發(fā)系統(tǒng)。隨后和設(shè)計人員和驗證人員溝通。一旦驗證出現(xiàn)問題，需要驗證人員評判缺陷情況，從軟件層面給出是否有可行補救方案。如果芯片存在最終無法避免的缺陷，該缺陷嚴重影響芯片功能，就需要在下個芯片周期中去修復該問題[1]。
多態(tài)性指的是多種表現(xiàn)形態(tài)，指同一事物通過不同的執(zhí)行方式實現(xiàn)了不同內(nèi)容的行為。換言之，同一個芯片通過不同的執(zhí)行流程，最后形成了不同的芯片功能。
本文詳細內(nèi)容請下載：http://m.viuna.cn/resource/share/2000005163。
作者信息：
鄧佳偉，王琪，張梅娟，張明月，楊楚瑋
（中國電子科技集團公司第五十八研究所， 江蘇 無錫 214060）
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。