隨著應(yīng)用要求的激增和用戶需求的增加，硬件設(shè)計(jì)變得更加復(fù)雜。市場(chǎng)趨勢(shì)的快速變化，以及對(duì)電動(dòng)汽車等技術(shù)的更多關(guān)注，決定了對(duì)高效電源管理和高性能處理的需求水漲船高。隨著 SoC 設(shè)計(jì)規(guī)模的擴(kuò)大，復(fù)雜程度的增加，驗(yàn)證吞吐量仍然是一個(gè)瓶頸，單純依靠增加 CPU 核數(shù)量和運(yùn)行更多的并行測(cè)試治標(biāo)不治本。上述因素的疊加讓驗(yàn)證工程師面對(duì)復(fù)雜設(shè)計(jì)的壓力與日俱增。

　　驗(yàn)證永遠(yuǎn)不會(huì)完成；當(dāng)你的時(shí)間用完時(shí)，它就結(jié)束了。目標(biāo)是在你耗盡時(shí)間之前使驗(yàn)證過(guò)程收斂。每個(gè)人都希望看到關(guān)鍵指標(biāo)收斂到目標(biāo)，并在嚴(yán)格的成本和時(shí)間限制下做到這一點(diǎn)。想象一下，坐在駕駛艙里，向黑匣子輸入信息，然后等待奇跡發(fā)生（按一個(gè)按鈕，你的工作就完成了）。當(dāng)務(wù)之急是人工智能和機(jī)器學(xué)習(xí)（AI/ML）如何幫助我們更快地完成回歸，節(jié)省調(diào)試時(shí)間，實(shí)現(xiàn)驗(yàn)證/覆蓋率目標(biāo)，并管理資源和資金——換句話說(shuō)，我們?nèi)绾问褂?AI/ML 來(lái)提高驗(yàn)證的效率？

　　瑞薩公司也面臨著類似的挑戰(zhàn)。市場(chǎng)壓力和嚴(yán)格的投片時(shí)間表促使他們尋找一種技術(shù)/方法來(lái)優(yōu)化仿真回歸，并在整個(gè)產(chǎn)品開(kāi)發(fā)過(guò)程中加速設(shè)計(jì)驗(yàn)證過(guò)程。他們希望減少風(fēng)險(xiǎn)，盡早發(fā)現(xiàn)盡可能多的錯(cuò)誤，能夠快速調(diào)試，并滿足其終端用戶的要求。

　　瑞薩開(kāi)始探索 Cadence Xcelium 機(jī)器學(xué)習(xí)應(yīng)用。這個(gè)應(yīng)用程序使用機(jī)器學(xué)習(xí)技術(shù)來(lái)優(yōu)化仿真回歸，以產(chǎn)生一個(gè)更緊湊的壓縮回歸。然后這個(gè)優(yōu)化的回歸被用來(lái)重現(xiàn)與原始回歸幾乎相同的覆蓋率，并通過(guò)運(yùn)行現(xiàn)有隨機(jī)測(cè)試平臺(tái)可能出現(xiàn)的邊界場(chǎng)景，快速找到設(shè)計(jì)錯(cuò)誤。

　　瑞薩的測(cè)試結(jié)果非常完美，整個(gè)隨機(jī)驗(yàn)證回歸的時(shí)間縮短了 66%，大幅節(jié)省了資源，成本和時(shí)間。Xcelium ML App 幫助瑞薩在保證 100%覆蓋率的同時(shí)將壓縮效率提高 2.2 倍。此外，將 ML 回歸用于首次設(shè)計(jì)迭代時(shí)，瑞薩再次實(shí)現(xiàn)了 100%覆蓋率下，將時(shí)間縮短 3.6 倍。

　　基于 ML 的測(cè)試回歸次數(shù)僅為 1168，相當(dāng)于 3774 次原始回歸的 1/3。實(shí)現(xiàn)目標(biāo)所需時(shí)間縮短了 30%，滿足了嚴(yán)格的上市需求。

　　除了利用 Xcelium ML App 節(jié)省資源和時(shí)間，加速實(shí)現(xiàn)設(shè)計(jì)收斂，瑞薩也評(píng)估了由 3款 Verisium App 組成，基于 AI 的 Cadence Verisium 平臺(tái)，將驗(yàn)證生產(chǎn)力提高了 6 倍，共節(jié)省 27 個(gè)工時(shí)。

　　瑞薩評(píng)估的 App 如下：

　　·Verisium AutoTriage，一款基于 ML 的自動(dòng)化測(cè)試失敗分類程序，可以將相同錯(cuò)誤導(dǎo)致的測(cè)試失敗自動(dòng)分組。失敗分組耗時(shí)降低了 70%，整體效率提升了 3.3 倍。

　　·Verisium SemanticDiff 幫助瑞薩快速識(shí)別失敗原因，比傳統(tǒng) diff 工具更加高效。SemanticDiff 專注于設(shè)計(jì)環(huán)境，可以提供更相關(guān)的差異分析。此外，逐條檢查 diff 指令的歷史文件是很繁瑣的，SemanticDiff app 可以大幅縮短糾錯(cuò)時(shí)間，顯著提升效率。

　　·Verisium WaveMiner 可以高效識(shí)別差異點(diǎn)，用戶可以在 PASS 和 FAIL 中將差異點(diǎn)可視化，便捷地比較 PASS 和 FAIL 的波型及源代碼。瑞薩的糾錯(cuò)時(shí)間得以縮短 89%-97%，帶來(lái) 9 倍的效率提升。

　　Cadence 的 Verisium 平臺(tái)和 Xcelium ML 應(yīng)用一起提供了一套利用 AI/ML 的應(yīng)用，以優(yōu)化驗(yàn)證工作負(fù)載，提高覆蓋率，并加速?gòu)?fù)雜 SoC 上設(shè)計(jì)錯(cuò)誤的根源分析。瑞薩公司利用人工智能平臺(tái)，將其驗(yàn)證生產(chǎn)率提高了 10 倍。

更多精彩內(nèi)容歡迎點(diǎn)擊==>>電子技術(shù)應(yīng)用-AET<<