中文引用格式： 燕翔，秦克凡，楊尚爭(zhēng)，等. 一種用于時(shí)間交織ADC的低時(shí)間失配采樣方法[J]. 電子技術(shù)應(yīng)用，2025，51(2)：36-40.
英文引用格式： Yan Xiang，Qin Kefan，Yang Shangzheng，et al. A low time mismatch sampling method for time-interleaved ADC[J]. Application of Electronic Technique，2025，51(2)：36-40.
引言
模數(shù)轉(zhuǎn)換器（ADC）作為模擬世界與數(shù)字世界之間紐帶，是現(xiàn)代電子系統(tǒng)中必不可少的關(guān)鍵模塊。特別是在5G通信和消費(fèi)類便攜式設(shè)備領(lǐng)域，高性能ADC在信號(hào)鏈中起著至關(guān)重要的作用。隨著數(shù)據(jù)吞吐量越來(lái)越大，需要處理的信號(hào)頻率越來(lái)越高，高速低功耗ADC的需求量日益增加[1-2]。
在傳統(tǒng)的ADC架構(gòu)中，流水線架構(gòu)[3-4]以其多級(jí)同時(shí)工作的特點(diǎn)被認(rèn)為是實(shí)現(xiàn)高速采樣率的架構(gòu)。同時(shí)流水線架構(gòu)中的多級(jí)放大功能使其對(duì)噪聲的容忍度較高，較適合用于高精度的場(chǎng)景。然而隨著工藝演進(jìn)，晶體管的本征增益下降以及電源電壓逐漸降低，高增益的放大器設(shè)計(jì)成為一種挑戰(zhàn)[5-7]。另外隨著采樣頻率的增加，高帶寬放大器對(duì)功耗的需求也是巨大的。
時(shí)間交織（Time-Interleave, TI）架構(gòu)[8]是實(shí)現(xiàn)高采樣率的另一種方法。通過(guò)在時(shí)間維度上將多個(gè)子通道交織起來(lái)并行工作，在采樣率倍增的同時(shí)，保持功耗近似線性增加。尤其是針對(duì)上吉赫茲采樣率的大帶寬應(yīng)用場(chǎng)景，時(shí)間交織架構(gòu)幾乎是唯一的選擇。然而，時(shí)間交織結(jié)構(gòu)存在子通道之間不匹配的問(wèn)題[9-10]，如失調(diào)、增益和時(shí)間失配（Timing-Skew）。由于失調(diào)和增益失配與輸入信號(hào)的頻率和采樣頻率無(wú)關(guān)，因此該誤差可以較為直接地檢測(cè)，而時(shí)間失配則與輸入信號(hào)的頻率相關(guān)，且誤差隨輸入信號(hào)頻率增加而變大，嚴(yán)重惡化ADC的動(dòng)態(tài)性能[11-12]。
針對(duì)時(shí)間失配問(wèn)題，本文提出了一種非校準(zhǔn)的低功耗低時(shí)間失配采樣方法，并設(shè)計(jì)了一款高速采樣開(kāi)關(guān)和配套的時(shí)序控制產(chǎn)生電路。本設(shè)計(jì)基于22 nm CMOS工藝對(duì)該采樣方法進(jìn)行驗(yàn)證，仿真結(jié)果表明，提出的高速采樣開(kāi)關(guān)在跟蹤速度和線性度方面性能優(yōu)異，配合提出的低時(shí)間失配采樣方法可以在不校準(zhǔn)的情況下避免時(shí)間失配引入的誤差，非常適用于低功耗的高速時(shí)間交織型ADC。
本文詳細(xì)內(nèi)容請(qǐng)下載：
http://m.viuna.cn/resource/share/2000006322
作者信息：
燕翔，秦克凡，楊尚爭(zhēng)，胡偉波
（南開(kāi)大學(xué) 電子信息與光學(xué)工程學(xué)院，天津 300350）
