6月5日消息，加拿大半導體IP公司Alphawave Semi 宣布其 UCIe IP 子系統成功流片，采用臺積電2nm（N2） 工藝，支持 36G Die-to-Die 數據速率。該 IP 與臺積電 的 Chip-on-Wafer-on-Substrate （CoWoS） 先進封裝技術完全集成，為下一代小芯片（Chiplet）架構解鎖了突破性的帶寬密度和可擴展性。

這一里程碑建立在最近發布的 Alphawave Semi AI 平臺的基礎上，表明已準備好支持未來的分解式 SoC 和超大規模 AI 和 HPC 工作負載的縱向擴展基礎設施。通過此次流片，Alphawave Semi 成為首批在 2nm 納米片技術上實現 UCIe 連接的公司之一，標志著開放式小芯片生態系統向前邁出了重要一步。

Alphawave Semi 定制芯片和 IP 高級副總裁兼總經理 Mohit Gupta 表示：“我們很自豪能夠在這個先進節點上通過第一個UCIe IP引領行業進入2nm時代。我們的 36G 子系統驗證了一類新型的高密度、高能效小芯片連接，并為 64G UCIe 及更高級別鋪平了道路，這對 AI 和高基數網絡應用至關重要。”

Alphawave Semi 是業界首批采用臺積電 2nm 工藝的 UCIe IP 子系統之一，可提供 36G 性能、11.8 Tbps/mm 帶寬密度、超低功耗和延遲，以及實時每通道運行狀況監控和全面可測試性等高級功能。符合 UCIe 2.0 標準，并支持多種協議，包括 PCIe?、CXL?、AXI、CHI 等，采用 Alphawave Semi 高度可配置且高效的流協議 D2D 控制器。

Alphawave Semi 正在推進關鍵生態系統合作，以實現突破性技術，利用基于 D2D 的開放小芯片互作性為行業推動更廣泛的 AI 連接平臺。Alphawave Semi 在臺積電 2nm工藝上的 UCIe IP 肯定了其作為可擴展、開放式小芯片生態系統的主要推動者之一的地位。

臺積電先進技術業務發展高級總監 Lipen Yuan表示：“我們與 Alphawave Semi 的最新合作突顯了我們的共同承諾，即通過設計解決方案來推動高性能計算的進步，這些設計解決方案充分利用了臺積電先進工藝和封裝技術的性能和能效優勢。 這一里程碑表明，我們與 Alphawave Semi 等開放創新平臺?（OIP） 合作伙伴的密切合作如何能夠快速 交付高級接口 IP 和定制芯片解決方案，以滿足 AI 和云基礎設施日益增長的需求。”

Alphawave Semi 已經在執行其計劃，提供下一代 UCIe 解決方案，支持 64G UCIe，使 AI 和 HPC 客戶能夠在快速發展的小芯片驅動環境中處于領先地位。