| 基于Cadence Integrity 3D-IC的異構集成封裝系統級LVS檢查 | |
| 所屬分類：技術論文 | |
| 上傳者：zhoubin333 | |
| 文檔大小：3395 K | |
| 標簽： 異構集成 先進封裝 系統級LVS | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：隨著硅工藝尺寸發展到單納米水平，摩爾定律的延續越來越困難。2D Flip-Chip、2.5D、3D等異構集成的先進封裝解決方案將繼續滿足小型化、高性能、低成本的市場需求，成為延續摩爾定律的主要方向。但它也提出了新的挑戰，特別是對于系統級的LVS檢查。采用Cadence Integrity 3D-IC平臺工具，針對不同類型的先進封裝，進行了系統級LVS檢查驗證，充分驗證了該工具的有效性和實用性，保證了異構集成封裝系統解決方案的可靠性。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2