0 引言
    隨著微電子技術的發展，混合信號集成電路得到了廣泛應用。集成電路已發展到系統級芯片(SOC)階段。特別是隨著CMOS工藝的進步，CMOS電路所具有的低成本、低功耗以及高速度等特點，使集成電路的應用、理論和技術發生了深刻的變化。另外隨著CMOS模擬電路設計的不斷進步，CMOS技術不僅是實現SOC的最好選擇，而且是實現模擬集成電路的有效方法。近年來，基于CMOS技術的低壓、低功耗便攜式產品在人們日常生活中的應用越來越廣泛。在低電源電壓條件下，需要增大運放輸入／輸出信號的動態范圍，實現軌對軌輸出，即供電電源電壓和地(或另一電源電壓)之間的輸入共模范圍和輸出擺幅。對于軌對軌運放，輸入級中跨導會發生變化，這將會引起信號的失真、環路增益的變化等。所以，必須使輸入級跨導在整個共模輸入范圍內保持恒定。
    本設計是采用電流鏡改變互補差分對尾電流來獲取恒定跨導以實現軌對軌。為了獲得較大的帶寬和增益，輸入級中采用了電流源控制，中間級的電流求和電路采用折疊式共源共柵電路，輸出級采用AB類控制電路，并且通過適當選擇最佳的管長比，減少了補償的復雜度。

1 輸入級原理與設計
    軌對軌運算放大器在整個共模范圍內，輸入級的跨導基本保持恒定，這對低電壓應用是至關重要的，其在低電源電壓和單電源電壓下可以有寬的輸入共模電壓范圍和輸出擺幅。軌對軌輸入／輸出功能擴大了動態范圍，最大限度地提高了放大器的整體性能。
1．1 基本原理
    一般情況下，運放的輸入級都采用差分放大器，通過NMOS或PMOS的差分對可實現基本的差分輸入。然而這種單一的差分，并不能滿足軌對軌輸入的需求。
    本文設計的輸入電路如圖1所示，輸入電路由一個PMOS輸入對和一個NMOS輸入對并連構成。工作原理如下：

    (1)若Vss≤Vcm≤VgsP+Vdsat，僅PMOS輸入對導通。其中，Vcm為共模輸入電壓，Vss為負電源，VgsP為PMOS管的柵源電壓，Vdsat為電流源兩端的電壓。
    (2)若Vdd≤Vcm≤VgsN+VDSAT，僅NMOS輸入對導通。其中，Vdd為正電源，VgsN為NMOS管的柵源電壓。
    (3)若Vcm處于以上兩種情況之外，PMOS，NMOS輸入對均導通。
    由此可見，NMOS與PMOS差分對并連時，Vss≤Vcm≤Vdd。
    對于該輸入級電路的跨導具體分析如下：
   
    可知：若PMOS或NMOS輸入對分別單獨導通，其跨導均為：
   
    式中：μP，μN分別為PMOS，NMOS載流子遷移率，Cox為單位面積的柵氧化層電容。所以，當Vcm處于輸入差分對管不同的工作狀態時，跨導不恒定，即兩個MOS差分對管同時導通是二者分別單獨工作時的2倍。
1．2 輸入級的設計
    非恒定跨導是軌對軌運放中存在的主要問題之一，實現恒跨導的方法有多種。其中電平移位法需要及時調整，具有電路不穩定的缺點。齊納二極管恒壓法可以節約芯片面積，降低功耗，但對跨導控制不是很理想。最大電流選擇法的電路設計比較復雜。本文采用電流鏡改變互補差分對管的尾電流來實現恒跨導。
    通過電流鏡改變互補差分對管的尾電流來使跨導恒定。基于式(2)，式(3)，可采用3倍電流鏡和電流開關使2個差分對管單獨工作時的電流為原來單獨導通時的4倍，這樣整個輸入級的跨導就可以保持恒定。通過給開關管加固定偏壓來控制輸入差分對管尾電流的變化，進行偏壓選取，使尾電流的變化和輸入電壓同步變化。

    運算放大器整個電路組成如圖2所示，在輸入級中，PMOS差分對M1，M2和NMOS差分對M3，M4組成互補差分對，2個開關管M5，M8分別控制3倍電流鏡M6，M7和M9，M10產生4倍尾電流，控制電路的輸入差分對管尾電流。MOS管M51，M52，M53以及電壓源VB1，VB2，電流源IB1組成偏置電路，給M5提供所需電壓。當Vcm接近于Vss時，M1，M2，M3導通，M5截止，則尾電流經開關管M8和3倍電流鏡M9，M10給PMOS差分對提供4倍尾電流；當Vcm接近于Vdd時，M3，M4，M5導通，M8截止，則尾電流經開關管M5和3倍電流鏡M6，M7給PMOS差分對提供4倍尾電流；當Vcm處于中間狀態時，開關管M5，M8均截止，此時僅MOS管MA，MB作為電流源提供尾電流。從而，可以得到恒定的跨導。

2 輸出級
2．1 AB類輸出級
    運算放大器的輸出級可在允許失真范圍內將功率傳輸給負載，對高性能運放來講，要求輸出級可以向負載傳輸正、負雙向電流，提供盡可能大的輸出電壓擺幅，同時要求擁有高的效率、小的失真及良好的頻率特性。因此，為了最大效率地利用電源，輸出級必須具有大的輸出擺幅和盡可能小的靜態電流。為此可采用AB類的輸出級。
    AB類輸出級結合了A類和B類優點，在靜態功耗及輸出電流方面做出了折衷，大大減小了交越失真，同時實現了較大的輸出電流。為了減少芯片面積，可將AB類驅動電路放入折疊共源共柵求和電路中去，由于浮動AB類控制器可以產生有別于供電電壓的靜態電流，在輸出級中采用疊接二極管電路，可以對AB類控制器產生柵壓偏置。如圖2所示。浮動電流源M21，M22對于折疊共源共柵電流求和電路和AB類控制器產生偏置，其與圖3所示的AB類驅動電路中M19，M20有著相同的結構，這樣，輸出管M27，M28的靜態電流不會受到輸入共模電壓的影響。

    由于MOS晶體管的柵源電壓的限制，為了獲得軌對軌的輸出范圍，在輸出級使用共源級的晶體管是必須的。圖3所示的為該運算放大器的AB類輸出級，M21，M22，IB5和M28，M24，IB8分別提供晶體管M20，M19的柵極偏置電壓。M25，M26的靜態電流分別由M21，M22，M20，IB7，IB6，IB5和M23，M24，M19，IB7，IB6，IB8確定；輸出級工作時M25，M26的柵極電壓差是穩定的，并以此來保證該輸出級為AB類輸出級。該輸出級的缺點是輸出管M25，M26的靜態電流會受到輸入共模電壓的影響。圖2中采用MOS管M31～M35，M26，M27組成的偏置電路來提供電路所需電流。
2．2 頻率補償
    兩級CMOS運算放大器的密勒補償有直接密勒補償和共源共柵密勒補償方法。用共源共柵密勒補償技術設計出的CMOS運放與直接密勒補償相比，具有更大的單位增益帶寬、更大的擺率和更小的信號建立時間等優點，還可以在達到相同補償效果的情況下極大地減小版圖尺寸。
    對于該運放的頻率補償，采用了共源共柵密勒補償方式。如圖2所示，總體設計的補償回路中包含了共源共柵級M14，M16。
    本文采用0．5 pF的密勒補償電容，通過仿真可得到相位裕度為70°，單位增益帶寬為121 MHz，補償效果較好。

3 仿真結果
3．1 輸入級跨導
    為了驗證該電路的性能指標，用HSpice進行了模擬仿真。共模輸入電壓直流掃描輸入級跨導的變化曲線如圖4所示為輸入級跨導隨輸入共模電壓變化的曲線，由圖中可以看出，輸入共模電壓從0～3．3 V變化，跨導的變化維持在±5％內，基本上保持恒定，達到了設計的要求。

3．2 放大器的性能指標
    采用HSpice對圖2所示CMOS運算放大器進行仿真分析的條件為：電源電壓為3．3 V，輸入共模電壓為1．65 V，負載電阻為10 kΩ。在對該放大器各個性能指標進行仿真的同時，與輸出級為A類時進行了比較。本文所設計電路的仿真結果如圖5，圖6所示。表1所示為兩類輸出級的仿真性能參數。

4 結語
    本文設計了一種CMOS運算放大器，該運算放大器在輸入級中采用電流鏡和控制互補差分對管的尾電流來使跨導恒定，中間級為一折疊共源共柵電流求和電路，輸出級為前饋AB類輸出級。仿真結果表明，在3．3 V的供電電壓下，該運放輸入級跨導在整個共模輸入范圍內僅變化±5％，其輸入共模范圍和輸出信號擺幅接近于地和電源電壓，有較好的單位增益帶寬和相位裕度，輸入輸出線性動態范圍寬，靜態功耗小于0．45 mW，在低壓低功耗應用方面，如便攜式電子設備方面較為適用。