| LVDS與高速PCB設(shè)計 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：serena | |
| 標簽： LVDS PCB | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： LVDS(低壓差分信號)標準ANSI/TIA /E IA26442A22001廣泛應(yīng)用于許多接口器件和 一些ASIC及FPGA中。文中探討了LVDS的特點及其PCB (印制電路板)設(shè)計,糾正了某些錯誤認識。應(yīng)用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計算方法,給出了計算單線阻抗和差分阻抗的公式,通過實際計算說明了差分阻抗與單線阻抗的區(qū)別,并給出了PCB布線時的幾點建議。 關(guān)鍵詞: LVDS, 阻抗分析, 阻抗計算, PCB設(shè)計 。 LVDS (低壓差分信號)是高速、低電壓、低功率、低噪聲通用I/O接口標準,其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號輸出邊緣變化很快,其信號通路表現(xiàn)為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進行PCB (印制電路板)設(shè)計時,超高速PCB設(shè)計和差分信號理論就顯得特別重要。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2