PLL 相關文章(34篇)
-
一款DVI視頻接收芯片的設計
發表于：2022/3/7 11:53:00
-
鎖相環解調的Chirp-UWB接收機仿真研究
發表于：2018/8/31 16:36:41
-
凌華科技發布新款PXI Express 8通道24位動態信號采集模塊
發表于：2018/5/17 19:14:21
-
PLL回路濾波器設計的調整指南
發表于：2017/3/7 20:00:00
-
一種基于FPGA的微波時鐘恢復的設計與實現
發表于：2016/4/21 19:28:00
-
ADI公司集成VCO的PLL頻率合成器改善基站性能和無線服務質量
發表于：2016/1/27 19:16:00
-
基于PLL的高靈敏度自校準液面檢測系統設計
發表于：2015/11/3 18:50:00
-
基于PLL技術和MSP430單片機的正弦信號發生器
發表于：2015/9/26 19:16:00
-
電子設計中的濾波器原理與應用
發表于：2015/7/9 13:21:00
-
同步源和PLL源在功率分析儀中的作用
發表于：2015/7/9 12:54:00
-
德州儀器推出可提供業界最佳噪聲性能的 14GHz 分數N分頻鎖相環（PLL），進一步壯大時鐘與定時產品陣營
發表于：2014/6/10 13:42:16
-
基于鎖相環的頻率合成電路設計
發表于：2013/1/15 16:34:11
-
PLL頻率合成器可帶高電壓電荷泵
發表于：2012/12/27 15:18:20
-
基于PLL的時鐘恢復設計方案
發表于：2012/9/20 9:43:00
-
一種突發直擴接收機的快速載波同步方案
發表于：2012/8/3 15:46:39
-
可與正交解調器實現簡單接口的寬帶LO PLL頻率合成器(CN0245)
發表于：2012/6/20 15:55:31
-
基于DDS+PLL的LFM探地雷達信號產生器設計與實現
發表于：2012/4/5 9:40:00
-
基于DDS+PLL的X—Band信號源設計
發表于：2012/2/3 10:29:50
-
信號鏈基礎知識#54 誰是音頻時鐘的“老板”，誰是主，誰又是從呢？
發表于：2011/12/20 16:16:35
-
計算機的心臟-時鐘電路的設計
發表于：2011/12/14 16:49:35
-
ADI 推出新型微波 PLL 頻率合成器
發表于：2011/10/28 10:55:27
-
PLL的電源管理設計
發表于：2011/10/26 0:00:00
-
鎖相環（PLL）的電源管理設計
發表于：2011/10/21 0:00:00
-
Chirp-UWB通信系統中鎖相解調接收機的設計與實現
發表于：2011/7/8 13:50:39
-
以DDS為參考的PLL在電臺設計中的應用
發表于：2011/7/5 0:00:00
-
GPS接收機載波跟蹤環路解決方案
發表于：2011/3/14 0:00:00
-
一種基于PLL的測試測量時鐘恢復方案
發表于：2011/2/21 0:00:00
-
有源電力濾波器中的諧波檢測電路設計
發表于：2011/1/14 10:11:15
-
基于PLL和TDA7010T的無線收發系統設計
發表于：2011/1/9 0:00:00
-
AK5373帶USB 2.0接口立體聲模數轉換技術
發表于：2010/9/22 15:39:13
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2